Penulis: ChaoXiang Research
Dalam bidang rekayasa balik semikonduktor, TechInsights mendominasi selama beberapa dekade. Akhir pekan lalu, Dylan Patel dari SemiAnalysis secara resmi merilis laporan pembongkaran pertama dari laboratorium STEEL milik mereka (Teardown Engineering & Evaluation Lab), yang langsung menyasar salah satu chip paling diperhatikan di dunia, yaitu Kirin 9030 Pro yang dipasang di Huawei Mate 80 Pro, menggunakan proses N+3 paling mutakhir dari SMIC.
Waktunya menarik. TechInsights sedang dalam proses dijual oleh ekuitas swasta, sementara pendapatan SemiAnalysis telah melampaui raksasa lama ini. Dylan memilih momen ini untuk menunjukkan kemampuan, dengan laporan pembongkaran berisi analisis teknis yang sangat mendalam, dilengkapi foto chip nyata dari laboratorium di Oregon.
Judul laporannya sendiri sudah seperti bom:Jarak minimum lapisan logam pertama (M0 pitch) dari proses N+3 SMIC hanya 32,5nm, lebih kecil daripada proses 18A Intel yang digunakan pada prosesor Panther Lake terbaru yang masih 36nm.
SMIC berhasil membuat jarak logam lebih halus daripada Intel, tanpa mesin lithografi EUV?
Jika hanya membaca judulnya, informasi ini cukup mengguncang seluruh industri semikonduktor, tetapi SemiAnalysis sendiri di paragraf kedua laporannya langsung mendinginkan suasana. Ini adalah metrik "cherry picked", sebuah indikator yang sengaja dipilih secara selektif.
Artikel ini akan menginterpretasikan laporan pembongkaran ini,
Kepadatan Setara, Biaya Mahal
Proses N+3 SMIC dalam hal kepadatan transistor, memang menyamai proses N6 TSMC.
Laboratorium STEEL melalui analisis penampang TEM (Transmission Electron Microscope) mengukur kepadatan Bohr N+3 sebesar 113,4 MTr/mm2, sedikit lebih tinggi dari N6 TSMC yang 107,7 MTr/mm2. Tinggi sel berkurang dari 252nm pada N+2 menjadi 228nm, jarak gerbang kontak (CGP) berkurang dari 63nm menjadi 57nm. Angka-angka ini berarti, SMIC tanpa EUV, hanya dengan lithografi DUV murni, berhasil mencapai kepadatan logika setara tingkat 7nm matang TSMC.
Apa konsekuensinya?
Lapisan M0 SMIC menggunakan pola kuadrupat self-aligned (SAQP), yaitu memproses pola dari satu masker sebanyak empat kali untuk mencapai garis yang lebih halus. TSMC N6 di lapisan yang sama hanya membutuhkan pola ganda (SADP). Kuadrupat berarti lebih banyak jumlah masker, persyaratan akurasi penumpukan yang lebih tinggi, alur proses yang lebih kompleks, dan biaya yang lebih mahal.
SemiAnalysis langsung melihat konsekuensi SAQP dalam gambar penampang: parit M0 N+3 menunjukkan kontur trapesium terbalik yang jelas (bagian bawah lebih sempit daripada atas), bagian bawah parit memiliki zona pengayaan lapisan penghalang yang jelas. Meskipun morfologi seperti ini membantu pengisian tembaga, pada jarak 32,5nm ini, tingkat kesulitan kontrol proses melonjak drastis.
Dengan analogi yang bisa dimengerti seorang trader: SMIC sedang mencetak uang kertas dengan nilai nominal yang sama, tetapi biaya cetak per lembar beberapa kali lipat lebih mahal daripada TSMC, dan dengan risiko hasil baik (yield) yang lebih besar. Kepadatannya sama, tetapi ekonominya berbeda total.
Kirin 9030: Dalam Kondisi Terbatas, Memeras Setiap Milimeter Persegi Wafer Silikon
Kemampuan desain chip HiSilicon Huawei adalah cerita lain di dimensi yang berbeda.
Dari luas area chip, Kirin 9030 dan generasi sebelumnya 9020 hampir sama besar (sekitar 140mm2), tetapi di dalamnya dimasukkan lebih banyak komponen: CPU meningkat dari 1 inti besar + 3 inti menengah menjadi 1 besar + 4 menengah, unit komputasi GPU bertambah dari 4 menjadi 6, NPU juga mendapat satu inti Tiny tambahan, cache di semua level diperluas kapasitasnya. Peningkatan kepadatan N+3 memungkinkan Huawei memasukkan lebih banyak unit logika dalam ukuran chip yang sama.
Secara performa, Laboratorium STEEL mengutip data benchmark publik, dan memberikan posisi yang jelas: Performa GPU Kirin 9030 (Maleoon 935) kira-kira menyamai level flagship tahun 2022, skor 3DMark WLE meningkat 70% dari generasi sebelumnya, sedikit melebihi Snapdragon 8+ Gen 1, tetapi dibandingkan dengan flagship saat ini Snapdragon 8 Elite Gen 5, selisihnya sekitar 2,4 hingga 2,6 kali.
Situasi CPU lebih bisa menjelaskan masalah. Performa per siklus (IPC) inti besar TaiShan Prime kira-kira berada di level Arm Cortex-X2, sebuah desain tahun 2021. Inti Firestorm M1 Apple yang dirilis tahun 2020, IPC-nya masih lebih tinggi 35%. Inti P Apple M5 terbaru, IPC lebih tinggi 60%, performa absolutnya 2,7 kali lipat.
Akar perbedaannya bukan pada desain, melainkan pada proses manufaktur. Apple dan Qualcomm menggunakan N4, N3P TSMC, proses-proses ini memiliki keunggulan mendasar pada kurva tegangan-frekuensi: di area yang sama bisa dimasukkan lebih banyak transistor, dengan konsumsi daya yang sama bisa berjalan pada frekuensi lebih tinggi. Level desain inti Huawei setara dengan generasi sebelumnya industri terdepan, tetapi terjebak dalam proses manufaktur dua generasi sebelumnya.
Saat Proses Manufaktur Tak Bisa Lagi Mengecil, Huawei Bersiap "Melipat"
Bagian yang paling bernilai prediktif dalam laporan ini, adalah hukum skala τ dan peta jalan LogicFolding yang dipublikasikan Huawei dalam konferensi ISCAS 2026.
Penyusutan semikonduktor tradisional berjalan di bidang dua dimensi: membuat transistor lebih kecil, membuat kabel logam lebih tipis. Hukum Moore berjalan selama beberapa dekade, pada dasarnya melakukan hal ini. Hukum skala τ yang diusulkan Huawei sekarang, memindahkan target optimasi dari domain ruang ke domain waktu, intinya adalah memperpendek biaya waktu pergerakan dan pemrosesan data, termasuk delay sakelar transistor, delay propagasi sinyal, delay komputasi dan penyimpanan.
LogicFolding adalah implementasi rekayasa dari teori ini. Secara sederhana, membagi modul logika yang sama menjadi dua lapisan, atas dan bawah, ditumpuk berhadapan, dihubungkan dengan hybrid bonding berjarak super halus. Keuntungan langsungnya adalah mempersingkat jalur sinyal terpanjang. Dalam chip modern, sebagian besar daya dan delay dihabiskan untuk menggerakkan koneksi panjang dan repeater buffer. Setelah logika dilipat secara vertikal, jalur kritis menjadi lebih pendek, frekuensi bisa naik, daya bisa turun.
Huawei memberikan peta jalan yang agresif:Frekuensi inti besar Kirin 9030 adalah 2,75GHz, di lab sudah berhasil diuji sampel yang berjalan pada 3,39GHz, target tahun 2031 mencapai 5GHz, sambil melalui penumpukan 3D mendorong kepadatan setara ke 295 MTr/mm2, setara dengan level 14A TSMC.
SemiAnalysis tetap waspada terhadap hal ini. Mereka menunjukkan, cara perhitungan kepadatan Huawei berbeda dengan foundry tradisional: kepadatan penumpukan 3D dihitung berdasarkan luas paket, dengan menumpuk beberapa lapisan logika aktif bersama, secara alami akan menghasilkan angka yang lebih tinggi. Jika menggunakan metode yang sama untuk menghitung MI450X AMD (lapisan atas N2 + lapisan bawah N3P), kepadatan teoritisnya mencapai 460,2 MTr/mm2, jauh melampaui target Huawei 2031.
Akan tetapi, arahnya sendiri patut diperhatikan. Jalan yang ditempuh Huawei ini, pada dasarnya adalah dalam kondisi proses manufaktur terbatas, "mengambil alih pekerjaan foundry ke perusahaan desain sistem." V-Cache AMD melakukan penumpukan 3D pada cache, AMD MI350X memindahkan IO dan interkoneksi ke chip bawah. Yang ingin dilakukan Huawei lebih radikal, langsung membagi blok logika yang sama, mendistribusikannya secara vertikal, ini merupakan tantangan rekayasa dengan tingkat kesulitan yang berbeda.
Kontrol Ekspor Membentuk Ulang Dimensi Perlombaan
Kesimpulan akhir SemiAnalysis lugas dan jelas:Kontrol ekspor tidak menghentikan kemajuan chip China, tetapi mengubah jalur dan biaya kemajuannya.
N+3 SMIC membuktikan, tanpa EUV pun bisa mencapai kepadatan logika setara N6. Tetapi jalan ini lebih mahal, prosesnya lebih kompleks, yield lebih sulit dikontrol. Melangkah lebih jauh, kesulitan marginal setiap langkah semakin besar: lebih banyak masker, akurasi penumpukan yang lebih ketat, pola ganda yang lebih mahal. Secara teoritis N+4 bisa mencapai 137,8 MTr/mm2 (setara N5 TSMC), N+5 jika ditambah dengan pasokan daya dari belakang, bahkan bisa mendekati library HP dari Intel 18A. Tetapi setiap langkah lebih sulit, lebih mahal, dan ruang toleransi kesalahan lebih kecil daripada langkah sebelumnya.
Sementara itu, proses N+2 dan N+3 SMIC sedang dialihkan ke Huahong, perusahaan desain seperti Alibaba Pingtouge, Cambricon juga mungkin menjadi penerima manfaat. Pengetahuan manufaktur chip menyebar dari satu foundry ke ekosistem, ini semakin mengencerkan efektivitas sanksi terhadap satu perusahaan tunggal.
Di sisi desain, Huawei dan Universitas Peking sudah mengembangkan prototipe alat EDA domestik untuk LogicFolding. Ini tidak sama dengan menggantikan toolchain lengkap Synopsys dan Cadence, tetapi EDA domestik sedang berkembang menuju arah "optimasi bersama arsitektur-proses-paket".
Satu detail menarik: STEEL dalam pembongkaran menemukan, DRAM Kirin 9030 Pro berasal dari Samsung (K4L2E165YD, LPDDR5X-9600, node proses 1a), sedangkan versi Pro Max 16GB muncul bersamaan kemasan dari Samsung dan ChangXin Memory (CXMT). Chip CXMT ditandai tanggal kemasan minggu ke-45 tahun 2025, kepadatan proses setara dengan level 1z industri. Ini berarti chip memori China sudah mulai memasuki rantai pasokan flagship Huawei, meskipun prosesnya masih tertinggal satu hingga dua generasi di belakang Samsung dan SK Hynix.
Bagi investor, sinyal yang benar-benar layak diikuti adalah apakah peta jalan penumpukan 3D Huawei bisa, dalam kondisi biaya terkendali, membuat chip produksi China mencapai ambang batas yang cukup memadai dalam skenario seperti ponsel, inferensi AI, perangkat jaringan.
Begitu "cukup memadai" ini terbukti, nilai strategis rantai pasokan ini akan dihargai ulang.
