USD.AI(CHIP) 定投

6月5日，韩国股市经历“黑色星期五”，KOSPI指数暴跌。6月8日盘中跌幅一度超8%，触发熔断，三星与SK海力士股价重挫。在此市场动荡之际，英伟达CEO黄仁勋的访韩起到了“救市”作用。 6月7日晚，黄仁勋与SK集团及SK海力士高层共进晚餐。餐后，他确认英伟达新款Vera CPU将采用SK海力士的DRAM，双方正为下半年及明年的“超大规模合作”做准备，并预计当前的内存芯片短缺将持续数年。随后，双方官宣了一份多年期技术合作协议，涉及AI超级计算机、机器人、数字孪生和半导体制造等领域。黄仁勋更公开表示，当前AI公司股价极具吸引力。 合作具体包括：英伟达将Vera CPU等产品线的内存供应锚定SK海力士，共同开发下一代内存以支持AI基础设施。同时，SK海力士将利用英伟达的CUDA-X库和AI技术加速其芯片设计与制造流程，如计算光刻和构建晶圆厂数字孪生，目标是实现完全自主的工厂运营。 此次合作早有铺垫。2025年10月，双方曾宣布在韩国合作建设大型AI工厂。尽管与SK海力士深化绑定，但英伟达在下一代HBM4内存上并未独家采购，三星、SK海力士和美光均已获得认证并将共同供货。黄仁勋指出，由于AI工厂建设导致需求激增，从晶圆到封装等整个半导体供应链的短缺状况预计将持续数年。 黄仁勋此行还会见了现代、LG、三星等韩国企业，表明英伟达正系统性深化与韩国科技产业的联系，SK集团是其中的关键一环。

英伟达在AI芯片市场占据主导，但Broadcom与AMD正竞争第二名位置。AMD选择在通用GPU领域与英伟达正面竞争，虽获得部分客户如Meta的订单，但难以突破英伟达CUDA生态的护城河。Broadcom则走定制芯片路线，为Anthropic、谷歌、Meta、OpenAI等客户量身设计XPU，在效率和客户黏性上更具优势。尽管最新财报后股价大跌，且三季度AI收入指引未达预期，但CEO重申2027财年AI芯片年收入1000亿美元的目标不变。分析师认为，Broadcom增长预期更强，估值虽高于AMD，但其竞争优势和增长潜力值得溢价，近期回调或提供买入机会。

微软宣布其新一代拓扑量子芯片Majorana 2的量子比特平均寿命达到20秒，可靠性比上一代提升1000倍，并计划在2029年建成具有商业价值的可扩展量子计算机。这一突破主要得益于其独特的拓扑量子比特技术路线，利用马约拉纳零能模的非局域特性来抵抗环境干扰，以及借助自家AI平台“Microsoft Discovery”的代理型AI大幅加速研发流程，优化材料和工艺参数。 然而，实现商用级量子计算机仍面临挑战：目前芯片仅集成12个量子比特，距离所需的百万量级仍有巨大工程差距；20秒的相干时间虽长，但对于运行复杂量子算法可能仍不足；此外，量子计算的编译成本高且结果验证困难。业内科学家对微软的进展持审慎乐观态度，期待更多经同行评审的数据。量子计算的最终实用化前景依然存在不确定性。

半导体分析机构SemiAnalysis近期发布了对华为麒麟9030芯片的详细拆解报告。该芯片采用中芯国际N+3制程，其最小金属间距（32.5nm）甚至小于英特尔18A制程，逻辑密度也追平了台积电N6水平。然而，这一成果是在没有EUV光刻机的情况下，通过复杂的四重图案化等工艺实现的，导致制造成本更高、工艺更复杂且良率控制难度大。 在芯片设计上，华为海思在近乎相同的芯片面积内，通过增加CPU核心、GPU单元和NPU核心，并扩大缓存，显著提升了麒麟9030的性能。其GPU性能已追平2022年旗舰水平，但受限于制造工艺，CPU性能与当前使用先进制程的苹果、高通旗舰芯片仍有明显差距。 面对制程进步的瓶颈，华为提出了转向“时间域”优化的τ缩放定律和“LogicFolding”（逻辑折叠）技术路线图。该技术旨在通过3D堆叠将同一逻辑模块拆分为上下两层，以缩短信号路径、提升频率并降低功耗。华为的目标是到2031年将大核频率提升至5GHz，并将等效密度推向台积电14A级别。不过，分析指出，其密度计算方式与传统方法不同，且实现难度极高。 报告总结认为，出口管制虽未阻止中国芯片进步，但改变了其发展路径，使其代价更高。同时，中芯国际的先进制程技术正扩散至华虹等公司，国产EDA工具和存储芯片（如长鑫）也在供应链中取得进展。未来的关键在于，华为的3D堆叠路线能否在成本可控下，使中国芯片在关键应用场景达到“够用”水平，从而重塑供应链价值。

中国科学院计算技术研究所的石侃（B站UP主“老石谈芯”）结合芯片从业经验与科普工作，探讨了芯片技术的难度与挑战。芯片作为现代社会的基石，其研发过程极为复杂，需要从沙子提纯开始，经过设计、制造等多个环节。芯片设计的难点在于必须一次性成功，无法像软件那样通过后期补丁修复错误。例如，英特尔曾因奔腾芯片浮点除法单元的设计漏洞，花费4.75亿美元召回产品。 调查显示，仅24%的芯片项目能一次性成功，其余需多次流片，耗费巨大。芯片验证已成为开发周期中最耗时的环节，占比达70%。完全验证一颗CPU核心若用软件仿真需15000年，硬件仿真也需30年，凸显验证效率低下的问题。验证领域存在“不可能三角”：高性能、良好调试能力和低成本无法同时满足。 尽管芯片验证研究冷门且不易出成果，石侃及其团队坚持探索，构建了基于FPGA的敏捷验证平台ENCORE，旨在提升验证效率与可调试性，适用于CPU、GPU及AI加速器等芯片。此外，石侃通过科普视频分享芯片知识，希望让更多人了解这一领域。他认为，芯片科研与科普都是“难而长期”的事情，但正因如此，才值得坚持。