SemiAnalysis 拆解华为麒麟 9030：制程走不动了，把芯片折叠起来
半导体分析机构SemiAnalysis近期发布了对华为麒麟9030芯片的详细拆解报告。该芯片采用中芯国际N+3制程，其最小金属间距（32.5nm）甚至小于英特尔18A制程，逻辑密度也追平了台积电N6水平。然而，这一成果是在没有EUV光刻机的情况下，通过复杂的四重图案化等工艺实现的，导致制造成本更高、工艺更复杂且良率控制难度大。
在芯片设计上，华为海思在近乎相同的芯片面积内，通过增加CPU核心、GPU单元和NPU核心，并扩大缓存，显著提升了麒麟9030的性能。其GPU性能已追平2022年旗舰水平，但受限于制造工艺，CPU性能与当前使用先进制程的苹果、高通旗舰芯片仍有明显差距。
面对制程进步的瓶颈，华为提出了转向“时间域”优化的τ缩放定律和“LogicFolding”（逻辑折叠）技术路线图。该技术旨在通过3D堆叠将同一逻辑模块拆分为上下两层，以缩短信号路径、提升频率并降低功耗。华为的目标是到2031年将大核频率提升至5GHz，并将等效密度推向台积电14A级别。不过，分析指出，其密度计算方式与传统方法不同，且实现难度极高。
报告总结认为，出口管制虽未阻止中国芯片进步，但改变了其发展路径，使其代价更高。同时，中芯国际的先进制程技术正扩散至华虹等公司，国产EDA工具和存储芯片（如长鑫）也在供应链中取得进展。未来的关键在于，华为的3D堆叠路线能否在成本可控下，使中国芯片在关键应用场景达到“够用”水平，从而重塑供应链价值。
marsbit06/15 06:52
