La hoja de ruta de los procesos avanzados de fundición de obleas de Samsung está experimentando un cambio notable.
El plan original de Samsung de lograr la producción en masa del proceso de 1,4 nm en 2027 se ha ajustado ahora a 2029. En otras palabras, antes de avanzar hacia 1,4 nm, Samsung continuará expandiendo y optimizando alrededor del proceso de 2 nm, y enfocará sus esfuerzos en los próximos años en la madurez del proceso, la mejora del rendimiento y la incorporación de clientes. Ya en 2022, Samsung había anunciado el plan de que 1,4 nm entraría en producción masiva en 2027; el retraso hasta 2029 significa que este objetivo llega dos años más tarde de lo planeado inicialmente. Desde ahora hasta 2029, Samsung necesitará profundizar en su plataforma de 2 nm durante tres años más.
La estrategia previa de Samsung en procesos avanzados ha sido bastante agresiva, especialmente al adoptar primero transistores GAA (puerta envolvente) en el nodo de 3 nm, con la esperanza de establecer así una ventaja diferenciadora y acortar distancias con TSMC a través de una iteración más rápida de nodos. Sin embargo, al entrar en la era de 2 nm, la dificultad técnica y la inversión de capital de los procesos avanzados están aumentando rápidamente, y la competencia ya no se trata simplemente de "quién entra primero en el siguiente nodo".
Para las fundiciones, el valor real que puede crear un nuevo nodo de proceso depende finalmente del rendimiento, el desempeño, el consumo de energía, el número de clientes y el coste de producción en masa. Por lo tanto, en lugar de avanzar prematuramente hacia 1,4 nm, es quizás una opción más realista para Samsung actualmente madurar primero la plataforma de 2 nm y luego extender su ciclo de vida comercial a través de diferentes variantes de proceso.
En realidad, Samsung no está "estancado" en 2 nm. Además del SF2 estándar, Samsung está impulsando variantes del proceso de 2 nm para diferentes escenarios de aplicación y planea introducir tecnologías como el suministro de energía por el reverso (backside power delivery) en versiones más avanzadas. Para los chips de IA y HPC, a medida que el tamaño del die aumenta y el consumo de energía se eleva, la red de suministro eléctrico se ha convertido en un factor importante que afecta al rendimiento. Por lo tanto, lo que Samsung realmente debe resolver en los próximos años no es "cómo lograr 1,4 nm lo antes posible", sino cómo hacer de 2 nm una plataforma más madura, fiable y capaz de producirse a gran escala.
¿Por qué Samsung no tiene prisa por adoptar High-NA EUV?
Vale la pena señalar que Samsung no se está apresurando a adoptar la litografía ultravioleta extrema de alta apertura numérica (High-NA EUV) como tecnología obligatoria para la producción en masa de 2 nm y 1,4 nm. Park Chang-min, vicepresidente de tecnología de Samsung Electronics, declaró previamente que la empresa espera poder aplicar High-NA EUV en el futuro para la producción en masa de nodos avanzados como 2 nm y 1,4 nm, pero esta tecnología aún necesita madurar más. Samsung considera que, a partir de A10 y versiones inferiores, es decir, nodos de nivel 1 nm y más avanzados, High-NA EUV podría convertirse realmente en una tecnología esencial para la producción en masa de procesos avanzados. Actualmente, Samsung está realizando desarrollos conjuntos con socios de la cadena de suministro.
La mayor ventaja de High-NA EUV es que una mayor apertura numérica puede mejorar aún más la resolución de la litografía, reduciendo así algunos de los complejos procesos de patrones múltiples y proporcionando soporte para la fabricación de transistores más avanzados. Pero los problemas también son evidentes: el equipo High-NA EUV es extremadamente caro, y el campo de exposición es más pequeño en comparación con el EUV tradicional, lo que podría generar más necesidades de unión (stitching) para los chips de IA y HPC, cuyo tamaño es cada vez mayor. Al mismo tiempo, los eslabones complementarios como las resinas fotosensibles, las máscaras, las membranas de protección (pellicle) y la litografía computacional también necesitan actualizaciones simultáneas. Por lo tanto, para las fundiciones, High-NA EUV no es simplemente "cuanto más avanzada, mejor", sino una inversión a largo plazo que requiere una consideración integral del coste del equipo, el área del chip, el rendimiento, la capacidad y los beneficios en rendimiento, potencia y área (PPA).
Esta es también una de las razones importantes por las que Samsung no considera actualmente a High-NA EUV como una tecnología obligatoria para la producción en masa de 1,4 nm. Para Samsung, si aún es posible lograr el proceso de 1,4 nm a través del sistema maduro de Low-NA EUV, no es necesario asumir prematuramente los costes adicionales y la complejidad del proceso que conlleva High-NA EUV solo para buscar una mayor resolución litográfica. En comparación, esperar a que High-NA EUV madure más y reservar su valor para nodos de nivel 1 nm e inferiores podría ser una elección más pragmática.
Los procesos avanzados entran en la "era de hacer cuentas"
Desde esta perspectiva, el retraso de Samsung en 1,4 nm no significa realmente una desaceleración en la competencia de procesos avanzados, sino que indica que esta industria está entrando en una nueva etapa. En la última década, el núcleo de la competencia en procesos avanzados era "quién entra primero en el siguiente nodo": desde 28nm, 16/14nm, 10nm, 7nm, 5nm hasta 3nm, el número del nodo en sí mismo era una representación importante de la capacidad técnica de la fundición. Pero al llegar a 2 nm e inferiores, el coste de simplemente perseguir la reducción del nodo es cada vez mayor. Nuevas tecnologías como GAA, suministro de energía por el reverso, EUV y High-NA EUV requieren enormes inversiones en I+D y capital, y la mejora en rendimiento y densidad que puede aportar cada generación de proceso no necesariamente mantiene el ritmo del pasado.
Al mismo tiempo, lo realmente difícil en los procesos avanzados ya no es solo "lograrlo", sino "lograrlo de forma estable". Especialmente, el tamaño del die de las GPU de IA y los chips HPC sigue aumentando; cuanto mayor es el área del chip, mayores son los requisitos de rendimiento en la fabricación de obleas. Un proceso, incluso si puede lograr una mayor densidad de transistores, si su mejora en rendimiento es lenta y el coste de la oblea es demasiado alto, los clientes finalmente pueden no estar dispuestos a adoptarlo. Por lo tanto, lo que las fundiciones ahora necesitan calcular no es solo cuánto mejora la densidad de transistores o el rendimiento, sino también cuántos chips efectivos puede producir cada oblea, y si los clientes están dispuestos a pagar un precio más alto por estas mejoras de rendimiento.
Lo que es más importante, el valor de los procesos avanzados ya no proviene solo de la miniaturización de transistores. Los chiplet, la integración 3D, la HBM y el empaquetado avanzado se están convirtiendo en medios importantes para mejorar el rendimiento de los chips de IA. El rendimiento final que puede lograr un chip de IA ahora depende de múltiples eslabones: el die de cálculo, la HBM, la interconexión, el suministro de energía, la disipación de calor y el empaquetado. Por lo tanto, en el futuro, la competencia en procesos avanzados cambiará esencialmente de una simple "carrera de nodos" a una competencia integral de tecnología, costes y ecosistema. La extensión del ciclo de vida de 2 nm por parte de Samsung puede verse como un reequilibrio entre el progreso técnico y el retorno comercial, pero con la condición de que realmente mejore el rendimiento y la base de clientes de 2 nm en estos tres años.
El liderazgo de A16 de TSMC
El problema es que, mientras Samsung reduce el paso, TSMC no se ha detenido a esperar. El N2 de TSMC ya ha entrado en producción en masa, y su primer nodo posterior a 2 nm, A16, también planea entrar en producción en masa en la segunda mitad de 2026. Esto significa que, mientras Samsung sigue perfeccionando su familia de 2 nm, TSMC ya ha comenzado a avanzar hacia el nivel de 1,6 nm.
Uno de los mayores cambios de A16 es la introducción de la tecnología de suministro de energía por el reverso SPR (Super Power Rail) de TSMC. En los chips tradicionales, las líneas de alimentación y señal se concentran principalmente en la parte frontal del transistor. A medida que el tamaño del proceso se reduce continuamente, los recursos de enrutamiento frontal son cada vez más limitados, y la competencia por recursos entre la red de alimentación y la red de señales se vuelve más severa, generando problemas adicionales como congestión de enrutamiento y caída de tensión (IR Drop). El suministro de energía por el reverso transfiere las rutas de alimentación al reverso del chip, liberando más recursos de enrutamiento frontal para la transmisión de señales, al mismo tiempo que acorta las rutas de alimentación y reduce la impedancia, mejorando así la eficiencia del suministro en procesos avanzados.
Los datos publicados por TSMC muestran que, en comparación con N2P, A16 puede mejorar la velocidad entre un 8% y un 10% con el mismo nivel de consumo de energía, o reducir el consumo de energía entre un 15% y un 20% a la misma velocidad, con una mejora máxima en la densidad del chip de aproximadamente un 10%. Esto significa que el significado de A16 no es solo avanzar el nodo de 2 nm a 1,6 nm, sino liberar aún más el potencial de rendimiento de los procesos avanzados a través del suministro de energía por el reverso. Especialmente para los chips de IA y HPC, a medida que el tamaño del chip aumenta y el consumo de energía sigue creciendo, la integridad de la fuente de alimentación y la integridad de la señal ya no son menos importantes que el transistor en sí mismo.
De hecho, el suministro de energía por el reverso se ha convertido en una dirección tecnológica importante para los procesos avanzados de 2 nm e inferiores. Intel introdujo PowerVia en su 18A, TSMC adoptó el esquema SPR en A16, y Samsung también está impulsando tecnologías relacionadas. Se puede ver que la competencia en procesos avanzados se ha expandido desde la propia estructura del transistor a la colaboración entre el suministro de energía, la interconexión, el diseño y el proceso de fabricación.
Especialmente vale la pena mencionar que TSMC había declarado previamente que mantendría una actitud cautelosa hacia High-NA EUV. A juzgar por este retraso de Samsung, TSMC ha vuelto a ganar la apuesta.
Para finalizar
La hoja de ruta de 2 nm de Samsung para los próximos tres años enfrenta, en realidad, una presión considerable. Por un lado, necesita seguir mejorando el rendimiento y la velocidad de incorporación de clientes del proceso de 2 nm; por otro lado, debe enfrentar el avance continuo del A16 de TSMC y los nodos más avanzados posteriores. Para 2029, cuando Samsung realmente lance 1,4 nm, es probable que TSMC e Intel ya hayan entrado en una nueva fase tecnológica.
Esto también significa que, en el futuro, la competencia en procesos avanzados será difícil de medir simplemente con números como "2 nm, 1,4 nm, 1 nm". Tecnologías como GAA, suministro de energía por el reverso, EUV, High-NA EUV, DTCO y empaquetado avanzado determinarán conjuntamente el rendimiento y coste finales de un chip. La competencia en procesos avanzados está pasando de "qué nodo es más avanzado" a "quién puede, con un coste más razonable, convertir realmente la tecnología avanzada en un producto escalable".
Samsung no está abandonando 1,4 nm, sino que está utilizando los próximos tres años para madurar realmente el 2 nm, darle escala y conseguir clientes. Pero el problema también surge: cuando Samsung avance realmente hacia 1,4 nm en 2029, ¿dónde estarán entonces TSMC e Intel? Quizás este sea el aspecto más digno de atención en esta competencia por los procesos avanzados.
Este artículo proviene del WeChat Official Account "Observación de la Industria de Semiconductores" (ID: icbank), autor: Redacción.
