Lộ trình tiến trình tiên tiến của Samsung Foundry đang có một thay đổi đáng chú ý.
Kế hoạch ban đầu của Samsung là đưa công nghệ 1.4nm vào sản xuất hàng loạt vào năm 2027, nhưng hiện nay lộ trình thời gian này đã được điều chỉnh sang năm 2029. Nói cách khác, trước khi tiến tới 1.4nm, Samsung sẽ tiếp tục tập trung mở rộng và tối ưu hóa công nghệ 2nm, đồng thời đặt trọng tâm trong vài năm tới vào độ chín muồi của công nghệ, nâng cao tỷ lệ sản phẩm đạt chuẩn và thu hút khách hàng. Từ năm 2022, Samsung đã từng công bố kế hoạch sản xuất hàng loạt 1.4nm vào năm 2027, việc trì hoãn đến năm 2029 đồng nghĩa với việc mục tiêu này muộn hơn hai năm so với kế hoạch ban đầu, và từ bây giờ đến năm 2029, Samsung cần tiếp tục đào sâu nền tảng 2nm trong ba năm nữa.
Chiến lược của Samsung về tiến trình tiên tiến trước đây luôn khá mạnh mẽ, đặc biệt là việc tiên phong áp dụng transistor GAA (Cổng xung quanh) tại nút 3nm, với hy vọng tạo ra lợi thế khác biệt và đuổi kịp TSMC thông qua việc lặp lại nút nhanh hơn. Tuy nhiên, khi bước vào kỷ nguyên 2nm, độ khó về kỹ thuật và đầu tư vốn cho tiến trình tiên tiến đều đang tăng nhanh, và cạnh tranh không còn chỉ đơn giản là "ai tiến vào nút tiếp theo trước".
Đối với các nhà máy sản xuất wafer, giá trị thực sự của một nút công nghệ mới cuối cùng vẫn phải phụ thuộc vào tỷ lệ sản phẩm đạt chuẩn, hiệu suất, tiêu thụ điện năng, số lượng khách hàng và chi phí sản xuất hàng loạt. Do đó, thay vì vội vàng thúc đẩy 1.4nm, việc trước tiên làm chín muồi nền tảng 2nm, sau đó kéo dài vòng đời thương mại của nó thông qua các công nghệ dẫn xuất khác nhau có lẽ là lựa chọn thực tế hơn của Samsung hiện nay.
Trên thực tế, Samsung không phải đang "giẫm chân tại chỗ" ở 2nm. Ngoài SF2 tiêu chuẩn, Samsung còn đang thúc đẩy các công nghệ dẫn xuất 2nm hướng đến các ứng dụng khác nhau, và lên kế hoạch giới thiệu các công nghệ như cấp điện từ mặt sau trong các phiên bản tiên tiến hơn. Đối với chip AI và HPC, khi kích thước Die ngày càng mở rộng và mức tiêu thụ điện năng không ngừng tăng lên, mạng lưới cấp điện đã trở thành một yếu tố quan trọng ảnh hưởng đến hiệu suất. Vì vậy, điều Samsung thực sự cần giải quyết trong vài năm tới không phải là "làm thế nào để sớm tạo ra 1.4nm", mà là làm thế nào để biến 2nm thành một nền tảng chín muồi, đáng tin cậy hơn và có khả năng xuất xưởng quy mô lớn.
Tại sao Samsung không vội vàng áp dụng High-NA EUV?
Điều đáng chú ý là Samsung không vội vàng coi High-NA EUV, tức là công nghệ khắc cực tím (EUV) với khẩu độ số cao, là công nghệ bắt buộc cho sản xuất hàng loạt ở nút 2nm và 1.4nm. Phó chủ tịch công nghệ Samsung Electronics, Park Chang-min, trước đây từng cho biết công ty hy vọng trong tương lai có thể áp dụng High-NA EUV vào sản xuất hàng loạt ở các nút tiên tiến như 2nm và 1.4nm, nhưng công nghệ này hiện vẫn cần trưởng thành hơn nữa. Samsung cho rằng, từ A10 trở xuống, tức là các nút cấp độ 1nm trở lên tiên tiến hơn, High-NA EUV mới thực sự có thể trở thành công nghệ cần thiết cho sản xuất hàng loạt tiến trình tiên tiến, và hiện Samsung đang hợp tác phát triển với các đối tác trong chuỗi cung ứng.
Lợi thế lớn nhất của High-NA EUV là khẩu độ số cao hơn có thể nâng cao hơn nữa độ phân giải khắc, từ đó giảm bớt một số quy trình tạo mẫu đa hình phức tạp và hỗ trợ sản xuất transistor tiên tiến hơn. Tuy nhiên, vấn đề cũng rõ ràng: thiết bị High-NA EUV có giá thành rất đắt đỏ, và trường phơi sáng so với EUV truyền thống bị thu hẹp lại, điều này có thể dẫn đến nhu cầu ghép nối nhiều hơn đối với chip AI và HPC có diện tích ngày càng lớn. Đồng thời, các khâu hỗ trợ như chất kháng quang, mặt nạ, màng bảo vệ và khắc tính toán cũng cần được nâng cấp đồng bộ. Do đó, đối với các nhà máy sản xuất wafer, High-NA EUV không đơn giản là "công nghệ càng tiên tiến càng tốt", mà là một khoản đầu tư dài hạn cần xem xét tổng hợp chi phí thiết bị, diện tích chip, tỷ lệ sản phẩm đạt chuẩn, công suất và lợi ích PPA.
Đây cũng là một trong những lý do quan trọng khiến Samsung hiện không coi High-NA EUV là công nghệ bắt buộc cho sản xuất hàng loạt 1.4nm. Đối với Samsung, nếu vẫn có thể đạt được công nghệ 1.4nm thông qua hệ thống Low-NA EUV đã chín muồi, thì không cần thiết phải gánh chịu chi phí và độ phức tạp công nghệ bổ sung do High-NA EUV mang lại quá sớm chỉ để theo đuổi độ phân giải khắc cao hơn. Ngược lại, việc chờ đợi High-NA EUV trưởng thành hơn và dành giá trị của nó cho các nút cấp độ 1nm trở xuống có thể là lựa chọn thực tế hơn.
Tiến trình tiên tiến bước vào "Kỷ nguyên tính toán chi phí - lợi nhuận"
Từ góc độ này, việc Samsung trì hoãn 1.4nm thực chất không có nghĩa là cạnh tranh tiến trình tiên tiến chậm lại, mà ngược lại cho thấy ngành này đang bước vào một giai đoạn mới. Trong hơn mười năm qua, cốt lõi của cuộc cạnh tranh tiến trình tiên tiến là "ai tiến vào nút tiếp theo trước", từ 28nm, 16/14nm, 10nm, 7nm, 5nm đến 3nm, bản thân con số nút đã là minh chứng quan trọng cho năng lực công nghệ của nhà máy sản xuất wafer. Nhưng đến 2nm trở xuống, chi phí chỉ đơn thuần theo đuổi việc thu nhỏ nút ngày càng cao, các công nghệ mới như GAA, cấp điện từ mặt sau, EUV, High-NA EUV đều đòi hỏi đầu tư nghiên cứu và vốn khổng lồ, trong khi mức độ cải thiện hiệu suất và mật độ mà mỗi thế hệ công nghệ mang lại chưa chắc đã duy trì được mức độ như trước đây.
Đồng thời, điều thực sự khó khăn của tiến trình tiên tiến không chỉ là "tạo ra" mà còn là "tạo ra một cách ổn định". Đặc biệt là kích thước Die của GPU AI và chip HPC ngày càng mở rộng, diện tích chip càng lớn thì yêu cầu về tỷ lệ sản phẩm đạt chuẩn trong sản xuất wafer càng cao. Một công nghệ dù có thể đạt được mật độ transistor cao hơn, nhưng nếu tỷ lệ sản phẩm đạt chuẩn tăng chậm, chi phí wafer quá cao, cuối cùng khách hàng cũng chưa chắc đã sẵn sàng sử dụng. Do đó, nhà máy sản xuất wafer hiện nay cần tính toán không chỉ mức độ cải thiện mật độ transistor, hiệu suất tăng bao nhiêu, mà còn phải tính toán mỗi wafer có thể sản xuất ra bao nhiêu chip hiệu quả, và liệu khách hàng có sẵn sàng trả giá cao hơn cho những cải thiện hiệu suất này hay không.
Quan trọng hơn, giá trị của tiến trình tiên tiến không còn chỉ đến từ việc thu nhỏ transistor. Chiplet, xếp chồng 3D, HBM và đóng gói tiên tiến đều đang trở thành những phương tiện quan trọng để nâng cao hiệu suất chip AI. Hiệu suất cuối cùng mà một chip AI có thể đạt được đã phụ thuộc vào nhiều khâu như Die tính toán, HBM, kết nối, cấp điện, tản nhiệt và đóng gói. Vì vậy, cạnh tranh tiến trình tiên tiến trong tương lai, về bản chất, sẽ chuyển từ "cuộc đua nút" đơn thuần sang cạnh tranh tổng hợp về công nghệ, chi phí và hệ sinh thái. Việc Samsung kéo dài vòng đời của 2nm có thể được coi là đang tái cân bằng tiến độ công nghệ và lợi nhuận thương mại, nhưng điều kiện tiên quyết là phải thực sự nâng cao tỷ lệ sản phẩm đạt chuẩn và quy mô khách hàng của 2nm trong ba năm này.
Lợi thế dẫn đầu của A16 từ TSMC
Vấn đề nằm ở chỗ, trong khi Samsung chậm lại, TSMC không dừng lại để chờ đợi. TSMC N2 đã đi vào sản xuất hàng loạt, và nút hậu 2nm đầu tiên của họ, A16, cũng dự kiến đi vào sản xuất hàng loạt vào nửa cuối năm 2026. Điều này có nghĩa là khi Samsung vẫn đang hoàn thiện gia đình công nghệ 2nm, TSMC đã bắt đầu tiến tới cấp độ 1.6nm.
Một trong những thay đổi lớn nhất của A16 chính là việc giới thiệu công nghệ cấp điện từ mặt sau SPR (Super Power Rail) của TSMC. Trong chip truyền thống, đường dây nguồn và đường dây tín hiệu chủ yếu tập trung ở mặt trước của transistor, khi kích thước công nghệ ngày càng thu nhỏ, tài nguyên bố trí dây ở mặt trước ngày càng căng thẳng, sự cạnh tranh tài nguyên giữa mạng lưới nguồn và mạng lưới tín hiệu ngày càng gay gắt, và dẫn đến các vấn đề như tắc nghẽn bố trí dây và sụt áp IR. Cấp điện từ mặt sau là việc chuyển đường dẫn nguồn sang mặt sau chip, giải phóng nhiều tài nguyên bố trí dây mặt trước hơn cho truyền tín hiệu, đồng thời rút ngắn đường dẫn nguồn, giảm điện trở cấp điện, từ đó cải thiện hiệu quả cấp điện dưới tiến trình tiên tiến.
Số liệu công bố của TSMC cho thấy, so với N2P, A16 có thể tăng tốc độ từ 8% đến 10% ở cùng mức tiêu thụ điện năng, giảm tiêu thụ điện năng từ 15% đến 20% ở cùng tốc độ, và tăng mật độ chip tối đa khoảng 10%. Điều này có nghĩa là ý nghĩa của A16 không chỉ là đẩy nút từ 2nm lên 1.6nm, mà còn thông qua cấp điện từ mặt sau để giải phóng hơn nữa tiềm năng hiệu suất của tiến trình tiên tiến. Đặc biệt đối với chip AI và HPC, khi kích thước chip ngày càng mở rộng và mức tiêu thụ điện năng tiếp tục tăng, tầm quan trọng của tính toàn vẹn nguồn và tính toàn vẹn tín hiệu không kém gì bản thân transistor.
Trên thực tế, cấp điện từ mặt sau đã trở thành hướng công nghệ quan trọng cho tiến trình tiên tiến 2nm trở xuống. Intel giới thiệu PowerVia trong 18A, TSMC áp dụng giải pháp SPR trong A16, Samsung cũng đang thúc đẩy các công nghệ liên quan. Có thể thấy, cạnh tranh tiến trình tiên tiến đã mở rộng từ chính cấu trúc transistor, sang sự phối hợp giữa cấp điện, kết nối, thiết kế và công nghệ sản xuất.
Đặc biệt đáng chú ý là, TSMC trước đây đã nói sẽ thận trọng trong việc áp dụng High-NA EUV. Từ sự chậm trễ lần này của Samsung, có vẻ như TSMC lại một lần nữa thắng lớn trong cuộc cược.
Lời cuối
Lộ trình 2nm trong ba năm tới của Samsung thực chất đang đối mặt với áp lực không nhỏ. Một mặt, họ cần tiếp tục nâng cao tỷ lệ sản phẩm đạt chuẩn và tốc độ thu hút khách hàng cho công nghệ 2nm; mặt khác, còn phải đối mặt với sự thúc đẩy liên tục của TSMC A16 và các nút tiên tiến hơn tiếp theo. Đến năm 2029, khi Samsung thực sự ra mắt 1.4nm, TSMC và Intel rất có thể đã bước vào giai đoạn công nghệ mới.
Điều này cũng có nghĩa là cuộc cạnh tranh tiến trình tiên tiến trong tương lai khó có thể đơn giản đo lường bằng những con số như "2nm, 1.4nm, 1nm". Các công nghệ như GAA, cấp điện từ mặt sau, EUV, High-NA EUV, DTCO và đóng gói tiên tiến, tất cả sẽ cùng quyết định hiệu suất và chi phí cuối cùng mà một con chip có thể đạt được. Cuộc cạnh tranh tiến trình tiên tiến đang chuyển từ "nút của ai tiên tiến hơn" sang "ai có thể biến công nghệ tiên tiến thành sản phẩm quy mô hóa với chi phí hợp lý hơn".
Samsung không từ bỏ 1.4nm, mà đang dùng ba năm tới để thực sự làm chín muồi, tạo ra quy mô và có khách hàng cho 2nm. Nhưng vấn đề cũng theo đó mà đến: khi Samsung thực sự tiến tới 1.4nm vào năm 2029, TSMC và Intel sẽ tiến đến đâu, có lẽ đây mới là điều đáng quan tâm nhất trong cuộc cạnh tranh tiến trình tiên tiến này.
Bài viết từ tài khoản WeChat công khai "Quan sát ngành bán dẫn" (ID: icbank), tác giả: Biên tập viên








