¿Tiene salvación la Ley de Moore?
IBM presenta el primer nodo de proceso de chips de 0,7 nanómetros del mundo, integrando cerca de 100 mil millones de transistores en un chip del tamaño de una uña, con una densidad que duplica la de los chips de 2 nanómetros.
Anteriormente, el proceso más avanzado de TSMC era de 2 nm, y había sido difícil avanzar más durante años.
El CEO de NVIDIA, Jensen Huang, había declarado en múltiples ocasiones que la Ley de Moore había muerto, pero ahora finalmente hay un cambio.
0,7 nanómetros, es decir, 7 angstroms, es la primera vez que los transistores fabricados por el hombre superan el umbral de 1 nanómetro, acercándose a la escala de átomos individuales (0,1-0,5 nanómetros).
En comparación con el proceso de 2 nm, puede mejorar el rendimiento en un 50% o la eficiencia energética en un 70%, una de las dos opciones.
Aparece la arquitectura NanoStack
El núcleo de este avance es la arquitectura "NanoStack" de IBM, el primer diseño de transistores tridimensionales apilados verticalmente basados en nanoláminas de la industria.
Para comprender NanoStack, es necesario repasar el camino recorrido por la arquitectura de chips en los últimos años.
En la era de los 7 nm y 10 nm, la solución principal eran los transistores FinFET, donde la puerta envolvía el canal desde tres lados para controlar la corriente. Por debajo de los 5 nm, los problemas de fuga de corriente de FinFET se volvieron cada vez más graves y ya no eran sostenibles.
En 2017, IBM presentó la tecnología de nanoláminas de puerta envolvente total (GAA), donde la puerta envolvía completamente desde cuatro lados los canales de nanoláminas apiladas horizontalmente, mejorando enormemente la capacidad de control electrostático. Esto se convirtió en la base tecnológica de sus chips de 2 nm y fue adoptado posteriormente por fabricantes principales como TSMC y Samsung.
A finales de 2021, IBM y Samsung presentaron conjuntamente el transistor de efecto de campo de transmisión vertical (VTFET), cambiando la dirección de la corriente de horizontal a vertical. Los datos de simulación mostraban un rendimiento duplicado o una reducción del 85% en el consumo energético en comparación con soluciones FinFET del mismo tamaño.
Este NanoStack es una extensión de la línea anterior.
Su método es:
Tomar dos obleas con transistores de nanoláminas, invertir una y superponerla sobre la otra, uniéndolas mediante uniones dieléctricas ultrafinas para formar una estructura tridimensional interconectada verticalmente. Cada capa puede usar diferentes combinaciones de materiales, optimizando de forma independiente los transistores tipo n y tipo p, sin interferencias entre ellos.
IBM ya ha completado la verificación en el laboratorio: integración CMOS, demostración de capacidades de ingeniería de doble canal, y un inversor CMOS completamente funcional con un rendimiento de conmutación que cumple las expectativas, confirmando que esta tecnología puede fabricarse realmente y soportar cálculos reales.
En la conferencia VLSI 2026, IBM mostró además el rendimiento de NanoStack en SRAM: una reducción del área del 40%. La SRAM es un componente central de la memoria caché en el chip, y su miniaturización ha sido extremadamente difícil durante mucho tiempo. Este avance es particularmente crucial para las vías de datos de alto ancho de banda requeridas por los chips de IA.
"Nadie quiere pagar la factura de la luz"
Huiming Bu, vicepresidente de investigación y desarrollo de chips en IBM Research, declaró: Todo el mundo quiere un mayor rendimiento, pero nadie quiere pagar la factura de la luz.
Esta es precisamente la realidad que enfrenta la actual competencia por la potencia de cálculo de la IA. El consumo energético de los chips de IA ha pasado de ser un problema técnico a un problema de infraestructura, y algunos proyectos de centros de datos están experimentando retrasos en la construcción debido a la incapacidad de obtener suficiente suministro eléctrico.
La mejora del 70% en eficiencia energética que ofrece la tecnología de 0,7 nm responde directamente a esta necesidad.
Sin embargo, IBM ya no fabrica ni vende chips. Desarrolla tecnologías de proceso de fabricación en su centro de I+D en Albany, Nueva York, y luego las licencia a los fabricantes de chips.
Entre sus licenciatarios anteriores se incluyen Samsung y la nueva empresa japonesa de semiconductores Rapidus. Huiming Bu se negó a revelar los clientes potenciales de la tecnología de 0,7 nm.
En cuanto a las soluciones competidoras, el instituto de investigación belga Imec está avanzando en otro esquema de arquitectura tridimensional, construyendo estructuras de transistores mediante apilamiento capa por capa, que ya ha atraído la atención de varios fabricantes de chips.
Respecto a la producción en masa, el cronograma dado por IBM es: la tecnología NanoStack podría alcanzar la producción en masa en un plazo de 5 años.
El plan de ruta de semiconductores de IBM predice que, con la arquitectura NanoStack, la miniaturización de chips podrá continuar durante al menos una década más.
Enlaces de referencia:
[1]https://newsroom.ibm.com/2026-06-25-ibm-debuts-worlds-first-sub-1-nanometer-chip-technology
Este artículo proviene del WeChat público "Quantum Bit", autor: Meng Chen
