Rute jalur proses canggih (advanced process) Samsung Foundry, sedang mengalami perubahan yang patut diperhatikan.
Samsung awalnya berencana untuk mulai memproduksi massal teknologi 1,4nm pada tahun 2027, namun jadwal ini kini telah disesuaikan menjadi tahun 2029. Dengan kata lain, sebelum melangkah ke 1,4nm, Samsung akan terus mengembangkan dan mengoptimalkan teknologi 2nm, serta memfokuskan prioritasnya dalam beberapa tahun ke depan pada kematangan proses, peningkatan hasil produksi (yield), dan onboarding pelanggan. Kembali pada tahun 2022, Samsung pernah mengumumkan rencana produksi massal 1,4nm pada 2027, penundaan hingga 2029 berarti target ini tertunda dua tahun dari rencana awal, dan dari sekarang hingga 2029, Samsung masih perlu mendalami platform 2nm selama tiga tahun ke depan.
Strategi Samsung dalam proses canggih sebelumnya terbilang cukup agresif, terutama di node 3nm yang pertama kali mengadopsi transistor GAA (Gate-All-Around), berharap dapat membangun keunggulan diferensiasi dan mengejar ketertinggalan dari TSMC melalui iterasi node yang lebih cepat. Namun, memasuki era 2nm, kesulitan teknologi dan investasi modal untuk proses canggih meningkat pesat, persaingan tidak lagi sekadar "siapa yang lebih dulu masuk ke node berikutnya".
Bagi pabrik fabrikasi wafer (foundry), apakah sebuah node proses baru benar-benar dapat menciptakan nilai pada akhirnya masih harus dilihat dari yield, kinerja, konsumsi daya, jumlah pelanggan, dan biaya produksi massal. Oleh karena itu, alih-alih terburu-buru mendorong 1,4nm, mungkin lebih realistis bagi Samsung untuk pertama-tama membuat platform 2nm menjadi matang, kemudian memperpanjang siklus hidup komersialnya melalui berbagai varian proses turunan.
Sebenarnya, Samsung tidak hanya "berdiam di tempat" pada 2nm. Selain standar SF2, Samsung juga sedang mengembangkan varian proses 2nm untuk berbagai skenario aplikasi, dan berencana untuk memperkenalkan teknologi seperti backside power delivery pada versi yang lebih canggih. Untuk chip AI dan HPC, seiring dengan ukuran die yang terus membesar dan daya yang terus meningkat, jaringan pasokan daya (power delivery network) telah menjadi faktor penting yang mempengaruhi kinerja. Jadi, yang benar-benar perlu diselesaikan Samsung dalam beberapa tahun ke depan bukanlah "bagaimana segera membuat 1,4nm", tetapi bagaimana membuat 2nm menjadi platform yang lebih matang, andal, dan mampu diproduksi dalam skala besar.
Mengapa Samsung Tidak Terburu-buru Mengadopsi High-NA EUV?
Patut dicatat bahwa Samsung tidak terburu-buru menjadikan High-NA EUV, atau litografi ultraviolet ekstrem aperture numerik tinggi, sebagai teknologi wajib untuk produksi massal node 2nm dan 1,4nm. Wakil Presiden Teknologi Samsung Electronics, Park Chang-min, sebelumnya menyatakan bahwa perusahaan berharap dapat menerapkan High-NA EUV untuk produksi massal node canggih seperti 2nm dan 1,4nm di masa depan, namun teknologi ini masih perlu matang lebih lanjut. Samsung berpendapat, mulai dari A10 ke bawah, yaitu node level 1nm dan lebih canggih, High-NA EUV baru mungkin benar-benar menjadi teknologi yang diperlukan untuk produksi massal proses canggih. Saat ini Samsung sedang melakukan pengembangan bersama dengan mitra di seluruh rantai industri.
Keunggulan terbesar High-NA EUV adalah aperture numerik yang lebih tinggi dapat semakin meningkatkan resolusi litografi, sehingga mengurangi kebutuhan untuk beberapa proses multiple patterning yang kompleks, dan memberikan dukungan untuk pembuatan transistor yang lebih canggih. Namun masalahnya juga jelas, perangkat High-NA EUV harganya sangat mahal, dan bidang eksposur (exposure field) dibandingkan dengan EUV tradisional menyusut, yang bagi chip AI dan HPC dengan area yang semakin besar, dapat memunculkan lebih banyak kebutuhan pemecahan (stitching). Secara bersamaan, bagian pendukung seperti fotoresist, mask, pellicle, serta computational lithography juga perlu ditingkatkan. Oleh karena itu, bagi pabrik wafer, High-NA EUV bukan sekadar masalah "semakin canggih teknologi semakin baik", melainkan investasi jangka panjang yang perlu mempertimbangkan secara komprehensif biaya peralatan, area chip, yield, kapasitas, dan keuntungan PPA (Performance, Power, Area).
Ini juga merupakan salah satu alasan penting mengapa Samsung saat ini tidak menganggap High-NA EUV sebagai teknologi wajib untuk produksi massal 1,4nm. Bagi Samsung, jika sistem Low-NA EUV yang matang masih dapat mewujudkan proses 1,4nm, maka tidak perlu menanggung biaya tambahan dan kompleksitas proses yang dibawa High-NA EUV hanya untuk mengejar resolusi litografi yang lebih tinggi. Sebaliknya, menunggu High-NA EUV menjadi lebih matang, dan menyisakan nilainya untuk node level 1nm ke bawah, mungkin merupakan pilihan yang lebih pragmatis.
Era 'Perhitungan Ekonomi' dalam Proses Canggih
Dari sudut pandang ini, penundaan 1,4nm oleh Samsung sebenarnya tidak berarti perlambatan persaingan proses canggih, justru menunjukkan bahwa industri ini sedang memasuki tahap baru. Selama lebih dari sepuluh tahun terakhir, inti persaingan proses canggih adalah "siapa yang lebih dulu masuk ke node berikutnya", dari 28nm, 16/14nm, 10nm, 7nm, 5nm hingga 3nm, angka node itu sendiri merupakan cerminan penting dari kemampuan teknologi pabrik wafer. Namun saat mencapai 2nm ke bawah, biaya yang harus dikeluarkan hanya untuk mengejar penyusutan node semakin tinggi, teknologi baru seperti GAA, backside power delivery, EUV, High-NA EUV semuanya memerlukan investasi penelitian dan modal yang sangat besar, sementara peningkatan kinerja dan kerapatan yang dapat dibawa oleh setiap generasi proses belum tentu dapat mempertahankan tingkat peningkatan di masa lalu.
Di saat yang sama, tantangan sebenarnya dari proses canggih bukan lagi sekadar "membuatnya", tetapi "membuatnya dengan stabil". Terutama ukuran die GPU AI dan chip HPC yang terus membesar, semakin besar area chip, semakin tinggi tuntutan terhadap yield fabrikasi wafer. Suatu proses, meskipun dapat mencapai kerapatan transistor yang lebih tinggi, jika yield naik lambat, biaya wafer terlalu tinggi, pada akhirnya pelanggan juga belum tentu bersedia mengadopsinya. Oleh karena itu, yang perlu dihitung pabrik wafer sekarang bukan hanya berapa banyak peningkatan kerapatan transistor, berapa banyak peningkatan kinerja, tetapi juga berapa banyak chip efektif yang dapat dihasilkan per wafer, dan apakah pelanggan bersedia membayar harga lebih tinggi untuk peningkatan kinerja ini.
Yang lebih penting lagi, nilai proses canggih tidak lagi hanya berasal dari penyusutan transistor. Chiplet, penumpukan 3D, HBM, serta kemasan canggih (advanced packaging) semuanya menjadi sarana penting untuk meningkatkan kinerja chip AI. Kinerja akhir yang dapat dicapai oleh sebuah chip AI, kini sudah bergantung pada beberapa aspek seperti die komputasi, HBM, interkoneksi, pasokan daya, pendinginan, dan kemasan. Oleh karena itu, persaingan proses canggih di masa depan pada dasarnya akan beralih dari sekadar "perlombaan node" menjadi persaingan komprehensif teknologi, biaya, dan ekosistem. Memperpanjang siklus hidup 2nm oleh Samsung dapat dilihat sebagai upaya menyeimbangkan kembali kemajuan teknologi dengan pengembalian komersial, namun dengan syarat harus benar-benar meningkatkan yield 2nm dan skala pelanggan dalam tiga tahun ini.
Kepemimpinan A16 TSMC
Masalahnya, sementara Samsung melambat, TSMC tidak berhenti menunggu. TSMC N2 telah memasuki produksi massal, dan node pasca-2nm pertamanya, A16, juga direncanakan memasuki produksi massal pada paruh kedua tahun 2026. Ini berarti, ketika Samsung masih terus menyempurnakan keluarga 2nm, TSMC sudah mulai melangkah ke level 1,6nm.
Salah satu perubahan terbesar A16 adalah diperkenalkannya teknologi backside power delivery TSMC, Super Power Rail (SPR). Dalam chip tradisional, jalur daya (power rail) dan jalur sinyal (signal line) terutama terkonsentrasi di sisi depan (frontside) transistor. Seiring dengan terus mengecilnya ukuran proses, sumber daya perutean (routing resource) di sisi depan semakin ketat, persaingan sumber daya antara jaringan daya dan jaringan sinyal juga semakin parah, yang selanjutnya menyebabkan masalah seperti kemacetan perutean (routing congestion) dan IR Drop. Backside power delivery memindahkan jalur daya ke sisi belakang (backside) chip, membebaskan lebih banyak sumber daya perutean sisi depan untuk transmisi sinyal, sekaligus memperpendek jalur daya, mengurangi impedansi daya, sehingga meningkatkan efisiensi pasokan daya pada proses canggih.
Data yang dirilis TSMC menunjukkan, dibandingkan dengan N2P, A16 dapat meningkatkan kecepatan sebesar 8% hingga 10% pada tingkat daya yang sama, dan mengurangi daya sebesar 15% hingga 20% pada kecepatan yang sama, dengan peningkatan kerapatan chip hingga sekitar 10%. Ini berarti signifikansi A16 tidak hanya sekedar memajukan node dari 2nm ke 1,6nm, tetapi juga semakin melepaskan potensi kinerja proses canggih melalui backside power delivery. Terutama bagi chip AI dan HPC, seiring dengan terus membesarnya ukuran chip dan meningkatnya konsumsi daya, pentingnya integritas daya (power integrity) dan integritas sinyal (signal integrity) sudah tidak kalah dengan transistor itu sendiri.
Sebenarnya, backside power delivery telah menjadi arah teknologi penting untuk proses canggih 2nm ke bawah. Intel memperkenalkan PowerVia dalam 18A, TSMC mengadopsi skema SPR dalam A16, Samsung juga sedang memajukan teknologi terkait. Dapat dilihat bahwa persaingan proses canggih telah meluas dari struktur transistor itu sendiri, ke sinergi pasokan daya, interkoneksi, desain, dan proses manufaktur.
Yang patut dicatat khususnya, TSMC sebelumnya menyatakan akan bersikap hati-hati terhadap High-NA EUV. Dari keterlambatan Samsung kali ini, tampaknya TSMC sekali lagi memenangkan taruhannya.
Sebagai Penutup
Rute 2nm Samsung dalam tiga tahun ke depan, sebenarnya menghadapi tekanan yang tidak kecil. Di satu sisi, ia perlu terus meningkatkan yield proses 2nm dan kecepatan onboarding pelanggan; di sisi lain, ia juga harus menghadapi kemajuan berkelanjutan dari A16 TSMC dan node yang lebih canggih berikutnya. Pada tahun 2029, ketika Samsung benar-benar meluncurkan 1,4nm, TSMC dan Intel kemungkinan besar telah memasuki tahap teknologi baru.
Ini juga berarti bahwa persaingan proses canggih di masa depan sudah sulit diukur secara sederhana dengan angka seperti "2nm, 1,4nm, 1nm". Teknologi seperti GAA, backside power delivery, EUV, High-NA EUV, DTCO, serta advanced packaging, semuanya akan bersama-sama menentukan kinerja dan biaya akhir yang dapat dicapai oleh sebuah chip. Persaingan proses canggih, sedang beralih dari "node siapa yang lebih canggih", menjadi "siapa yang dapat, dengan biaya yang lebih masuk akal, benar-benar mengubah teknologi canggih menjadi produk yang terukur (scalable)".
Samsung tidak meninggalkan 1,4nm, melainkan menggunakan waktu tiga tahun ke depan untuk benar-benar membuat 2nm matang, terukur, dan memiliki pelanggan. Namun masalah kemudian muncul: ketika Samsung benar-benar melangkah ke 1,4nm pada tahun 2029, di manakah posisi TSMC dan Intel? Ini mungkin yang paling patut diperhatikan dalam persaingan proses canggih ini.
Artikel ini berasal dari akun WeChat resmi "Semiconductor Industry Observation" (ID: icbank), penulis: Redaksi
