SemiAnalysis Phân Tích Chip Kirin 9030 Của Huawei: Quy Trình Chế Tạo Tiến Không Lên, Bèn Gấp Chip Lại

marsbitXuất bản vào 2026-06-15Cập nhật gần nhất vào 2026-06-15

Tóm tắt

Chuyên gia phân tích bán dẫn SemiAnalysis đã công bố báo cáo tháo dỡ chip Kirin 9030 Pro của Huawei, sản xuất trên tiến trình N+3 tiên tiến nhất của SMIC bằng kỹ thuật DUV không EUV. Báo cáo cho thấy mật độ logic của N+3 (113,4 MTr/mm2) đã bắt kịp TSMC N6, nhưng với chi phí cao hơn nhiều nhờ sử dụng kỹ thuật SAQP phức tạp. Thiết kế chip Kirin 9030 của Huawei tối ưu hóa cao, tích hợp nhiều lõi hơn trong diện tích tương tự 9020, giúp hiệu năng GPU tăng ~70%. Tuy nhiên, hiệu năng CPU vẫn tụt hậu so với các đối thủ sử dụng tiến trình tiên tiến hơn như N3P của TSMC, do bị hạn chế về công nghệ sản xuất. Để vượt qua giới hạn, Huawei công bố lộ trình τ Scaling và LogicFolding nhằm chuyển từ thu nhỏ 2D sang tối ưu hóa theo miền thời gian và xếp chồng 3D logic. Mục tiêu đến năm 2031 là đạt tần số 5GHz và mật độ tương đương 295 MTr/mm2. Báo cáo kết luận các lệnh trừng phạt đã thay đổi hướng phát triển chip Trung Quốc, khiến nó tốn kém và phức tạp hơn, nhưng không ngăn được tiến bộ. Kiến thức sản xuất đang lan rộng trong hệ sinh thái, và các công cụ EDA nội địa đang được phát triển cho các kiến trúc mới như 3D. Việc sử dụng DRAM từ CXMT trong Mate 80 Pro Max cũng cho thấy sự tiến bộ của ngành bán dẫn Trung Quốc.

Tác giả: Triều Hướng Nghiên Cứu

Trong lĩnh vực kỹ thuật đảo ngược bán dẫn, TechInsights thống trị hàng thập kỷ. Cuối tuần trước, Dylan Patel của SemiAnalysis chính thức công bố báo cáo tháo rời công khai đầu tiên từ phòng thí nghiệm STEEL (Teardown Engineering & Evaluation Lab) của hãng, đối tượng trực tiếp là một trong những chip được quan tâm nhất toàn cầu, chip Kirin 9030 Pro trên Huawei Mate 80 Pro, sử dụng quy trình tiên tiến nhất N+3 của SMIC.

Thời điểm đáng suy ngẫm. TechInsights đang được bán cho các quỹ cổ phần tư nhân, trong khi doanh thu của SemiAnalysis đã vượt qua gã khổng lồ lâu đời này. Dylan chọn thời điểm này để thể hiện năng lực, bằng một báo cáo tháo rời có hàm lượng kỹ thuật rất cao, kết hợp với ảnh chụp thực tế chip từ phòng thí nghiệm ở Oregon.

Tiêu đề báo cáo chính là một quả bom:Khoảng cách kim loại tối thiểu (M0 pitch) của SMIC N+3 chỉ là 32,5nm, nhỏ hơn cả mức 36nm của quy trình 18A mà Intel sử dụng cho bộ xử lý Panther Lake mới nhất.

SMIC, trong điều kiện không có máy quang khắc EUV, đã làm được đường kim loại nhỏ hơn cả Intel?

Thông tin này nếu chỉ nhìn tiêu đề, đủ để làm cả ngành bán dẫn dậy sóng, nhưng ngay ở đoạn thứ hai của báo cáo, SemiAnalysis tự hắt gáo nước lạnh, đây là một chỉ số "cherry picked metric", một chỉ số được chọn lọc một cách cố ý.

Bài viết này sẽ giải thích báo cáo tháo rời này cho bạn,

Mật Độ Bằng Nhau, Cái Giá Đắt Giá

Về mật độ transistor, quy trình N+3 của SMIC quả thực đuổi kịp quy trình N6 của TSMC.

Phòng thí nghiệm STEEL thông qua phân tích mặt cắt TEM (kính hiển vi điện tử truyền qua), đo được mật độ Bohr của N+3 là 113,4 MTr/mm2, cao hơn một chút so với 107,7 MTr/mm2 của TSMC N6. Chiều cao ô đơn giảm từ 252nm ở N+2 xuống 228nm, khoảng cách tiếp xúc cổng (CGP) giảm từ 63nm xuống 57nm. Những con số này đặt cùng nhau có nghĩa là SMIC trong điều kiện không có EUV, thông qua quang khắc DUV thuần túy, đã đưa mật độ logic lên mức tương đương 7nm thành thục của TSMC.

Cái giá phải trả là gì?

Lớp M0 của SMIC sử dụng kỹ thuật tạo mẫu tứ trùng tự căn chỉnh (SAQP), tức là biến đổi một mặt nạ quang học qua bốn lần gia công để đạt được các đường nét tinh tế hơn. TSMC N6 ở cùng lớp này chỉ cần tạo mẫu nhị trùng (SADP). Tứ trùng đồng nghĩa với số lượng mặt nạ nhiều hơn, yêu cầu độ chính xác căn chỉnh cao hơn, quy trình công nghệ phức tạp hơn và chi phí cao hơn.

SemiAnalysis trong hình ảnh mặt cắt đã trực tiếp thấy được cái giá của SAQP: Rãnh M0 của N+3 thể hiện đường viền hình thang ngược rõ rệt (đáy hẹp hơn đỉnh), đáy rãnh có dải tập trung lớp chặn rõ ràng. Hình dạng này dù có lợi cho việc lấp đầy đồng, nhưng ở khoảng cách 32,5nm này, độ khó kiểm soát công nghệ tăng lên đáng kể.

Dùng một phép so sánh mà một nhà giao dịch có thể hiểu được: SMIC đang làm những tờ tiền cùng mệnh giá, nhưng chi phí in ấn mỗi tờ gấp nhiều lần TSMC, và rủi ro tỷ lệ linh kiện tốt cũng lớn hơn. Mật độ như nhau, nhưng kinh tế học hoàn toàn khác biệt.

Kirin 9030: Trong Điều Kiện Hạn Chế, Vắt Cạn Từng Centimet Vuông Wafer

Năng lực thiết kế chip của Huawei HiSilicon là một câu chuyện ở tầm khác.

Xét diện tích chip, Kirin 9030 và thế hệ trước 9020 gần như bằng nhau (khoảng 140mm2), nhưng bên trong được nhồi nhét nhiều hơn: CPU nâng từ 1 nhân lớn + 3 nhân trung lên 1 lớn + 4 trung, GPU tăng từ 4 đơn vị tính lên 6, NPU cũng thêm một nhân Tiny, bộ nhớ đệm các cấp được mở rộng toàn tuyến. Việc tăng mật độ của N+3 cho phép Huawei trong cùng kích thước chip đã nhét được nhiều đơn vị logic hơn.

Về hiệu năng, phòng thí nghiệm STEEL dẫn dữ liệu điểm chuẩn công khai, đưa ra định vị rất rõ ràng: Hiệu năng GPU (Maleoon 935) của Kirin 9030 đại khái đuổi kịp mức flagship năm 2022, điểm chuẩn 3DMark WLE tăng 70% so với thế hệ trước, vượt nhẹ Snapdragon 8+ Gen 1, nhưng so với flagship hiện tại Snapdragon 8 Elite Gen 5, khoảng cách là từ 2,4 đến 2,6 lần.

Tình hình CPU càng nói rõ vấn đề hơn. Hiệu năng mỗi xung nhịp (IPC) của nhân lớn TaiShan Prime đại khái ở mức của Arm Cortex-X2, một thiết kế năm 2021. Nhân lõi Firestorm của Apple M1 ra mắt năm 2020, IPC vẫn cao hơn 35%. Nhân lõi P mới nhất Apple M5, IPC cao hơn 60%, hiệu năng tuyệt đối gấp 2,7 lần.

Gốc rễ của khoảng cách không nằm ở thiết kế, mà ở quy trình chế tạo. Apple và Qualcomm sử dụng TSMC N4, N3P, những quy trình này có lợi thế căn bản trên đường cong điện áp - tần số: cùng diện tích có thể nhét nhiều transistor hơn, cùng mức tiêu thụ có thể chạy tần số cao hơn. Trình độ thiết kế nhân lõi của Huawei tương đương với thế hệ trước của tuyến đầu ngành, nhưng lại bị kẹt trong công nghệ chế tạo cách đây hai thế hệ.

Khi Quy Trình Tiến Không Lên, Huawei Chuẩn Bị "Gấp" Lại

Phần có giá trị dự báo nhất của báo cáo, là định luật tỷ lệ τ và lộ đồ LogicFolding mà Huawei công bố tại hội nghị ISCAS 2026.

Việc thu nhỏ bán dẫn truyền thống tiến triển trên mặt phẳng hai chiều: làm transistor nhỏ đi, làm đường dây kim loại mảnh hơn. Định luật Moore đi hàng thập kỷ, bản chất chính là làm việc này. Định luật tỷ lệ τ mà Huawei đề xuất hiện nay, chuyển mục tiêu tối ưu từ miền không gian sang miền thời gian, cốt lõi là rút ngắn chi phí thời gian di chuyển và xử lý dữ liệu, bao gồm độ trễ chuyển mạch transistor, độ trễ lan truyền tín hiệu, độ trễ tính toán và lưu trữ.

LogicFolding là hiện thực kỹ thuật của lý thuyết này. Nói đơn giản, là chia cùng một khối logic thành hai tầng trên dưới, xếp chồng mặt đối mặt, kết nối thông qua liên kết lai với khoảng cách siêu tinh. Lợi ích trực tiếp của việc này là rút ngắn đường đi tín hiệu dài nhất. Trong chip hiện đại, một phần lớn năng lượng tiêu thụ và độ trễ dùng để điều khiển các đường dây dài và bộ đệm chuyển tiếp. Sau khi gấp logic theo chiều dọc, đường đi quan trọng ngắn lại, tần số có thể tăng lên, năng lượng tiêu thụ có thể giảm xuống.

Huawei đưa ra một lộ đồ đầy tham vọng:Tần số nhân lớn của Kirin 9030 là 2,75GHz, trong phòng thí nghiệm đã chạy thông mẫu ở 3,39GHz, mục tiêu đến năm 2031 đạt 5GHz, đồng thời thông qua xếp chồng 3D đẩy mật độ tương đương lên 295 MTr/mm2, ngang tầm với cấp 14A của TSMC.

SemiAnalysis cảnh giác với điều này. Họ chỉ ra, cách tính mật độ của Huawei khác với các nhà máy gia công truyền thống: mật độ xếp chồng 3D được tính theo diện tích đóng gói, chồng nhiều lớp logic hữu dụng lên nhau, đương nhiên sẽ cho ra con số cao hơn. Nếu dùng cùng phương pháp để tính MI450X của AMD (tầng đỉnh N2 + tầng đáy N3P), mật độ lý thuyết lên tới 460,2 MTr/mm2, vượt xa mục tiêu năm 2031 của Huawei.

Nhưng bản thân hướng đi đáng để coi trọng. Cách đi này của Huawei, bản chất là trong tình thế quy trình chế tạo bị hạn chế, đã "đảm nhận công việc của nhà máy gia công vào công ty thiết kế hệ thống". V-Cache của AMD làm xếp chồng 3D trên bộ nhớ đệm, AMD MI350X di chuyển IO và kết nối xuống chip đáy, việc Huawei muốn làm còn triệt để hơn, trực tiếp chia cùng một khối logic ra, phân bố theo chiều dọc, đây là thách thức ở một tầm khác về độ khó kỹ thuật.

Kiểm Soát Xuất Khẩu Định Hình Lại Các Chiều Của Cuộc Đua

Kết luận cuối cùng của SemiAnalysis thẳng thắn:Kiểm soát xuất khẩu không ngăn cản được sự tiến bộ chip của Trung Quốc, nhưng đã thay đổi con đường và cái giá của sự tiến bộ.

N+3 của SMIC chứng minh, không dùng EUV cũng có thể đạt mật độ logic cấp N6. Nhưng con đường này đắt hơn, công nghệ phức tạp hơn, tỷ lệ linh kiện tốt khó kiểm soát hơn. Đi tiếp, độ khó biên tế ở mỗi bước đều tăng lên: nhiều mặt nạ hơn, độ chính xác căn chỉnh nghiêm ngặt hơn, tạo mẫu đa trùng đắt đỏ hơn. Về lý thuyết, N+4 có thể đạt 137,8 MTr/mm2 (tương đương TSMC N5), N+5 nếu thêm cấp điện mặt sau, thậm chí có thể tiệm cận thư viện HP của Intel 18A. Nhưng mỗi bước đều khó hơn, đắt hơn, không gian sai số nhỏ hơn bước trước đó.

Đồng thời, quy trình N+2 và N+3 của SMIC đang được chuyển giao cho Hua Hong, các công ty thiết kế như Alibaba Pingtouge, Cambricon cũng có thể trở thành người hưởng lợi. Kiến thức chế tạo chip đang khuếch tán từ nhà máy gia công đơn lẻ sang hệ sinh thái, khiến hiệu lực trừng phạt nhắm vào doanh nghiệp đơn lẻ bị pha loãng hơn nữa.

Về phía thiết kế, Huawei và Đại học Bắc Kinh đang phát triển nguyên mẫu công cụ EDA nội địa cho LogicFolding. Điều này không đồng nghĩa với việc thay thế toàn bộ chuỗi công cụ hoàn chỉnh của Synopsys và Cadence, nhưng EDA nội địa đang tiến triển theo hướng "tối ưu hóa đồng bộ kiến trúc - quy trình - đóng gói".

Một chi tiết thú vị: STEEL trong quá trình tháo rời phát hiện, DRAM của Kirin 9030 Pro đến từ Samsung (K4L2E165YD, LPDDR5X-9600, nút quy trình 1a), trong khi phiên bản Pro Max 16GB xuất hiện đồng thời cả đóng gói của Samsung và ChangXin Memory (CXMT). Chip của CXMT được ghi ngày đóng gói là tuần 45 năm 2025, mật độ quy trình tương đương cấp 1z của ngành. Điều này có nghĩa chip nhớ Trung Quốc đã bắt đầu thâm nhập chuỗi cung ứng flagship của Huawei, dù quy trình vẫn chậm hơn Samsung và SK Hynix từ một đến hai thế hệ.

Đối với nhà đầu tư, tín hiệu thực sự đáng theo dõi nằm ở việc liệu lộ đồ xếp chồng 3D của Huawei có thể, trong điều kiện chi phí kiểm soát được, đưa chip sản xuất tại Trung Quốc đạt đến ngưỡng đủ dùng trong các kịch bản như điện thoại, suy luận AI, thiết bị mạng hay không.

Một khi "đủ dùng" được thiết lập, giá trị chiến lược của chuỗi cung ứng này sẽ được định giá lại.

Tiền kỹ thuật số thịnh hành

CitreaCTR

wrapped stUSDTWSTUSDT

Velodrome FinanceVELODROME

BrevisBREV

ZRX（0X）ZRX

PancakeSwapCAKE

Câu hỏi Liên quan

QTheo báo cáo của SemiAnalysis, sự khác biệt chính về mật độ logic giữa quy trình N+3 của SMIC và TSMC N6 là gì?

ABáo cáo chỉ ra rằng mật độ logic (Bohr density) của SMIC N+3 là 113.4 MTr/mm2, cao hơn một chút so với 107.7 MTr/mm2 của TSMC N6. Tuy nhiên, điều này đạt được với chi phí cao hơn đáng kể, vì SMIC phải sử dụng phương pháp Self-Aligned Quadruple Patterning (SAQP) cho lớp M0, trong khi TSMC N6 chỉ cần Double Patterning (SADP), dẫn đến số lượng mặt nạ quang học nhiều hơn và quy trình phức tạp hơn.

QVì sao báo cáo nói rằng hiệu suất CPU của Kirin 9030 bị giới hạn? Nguyên nhân chính là gì?

AHiệu suất CPU của Kirin 9030 bị giới hạn chủ yếu do quy trình sản xuất. Lõi CPU lớn TaiShan Prime có IPC tương đương với Arm Cortex-X2 (thiết kế năm 2021), nhưng được sản xuất trên quy trình N+3 của SMIC. Trong khi đó, các đối thủ như Apple và Qualcomm sử dụng các quy trình tiên tiến hơn của TSMC như N4 hay N3P. Những quy trình này cho phép đặt nhiều bóng bán dẫn hơn trên cùng diện tích và chạy ở tần số cao hơn với cùng mức tiêu thụ điện năng, dẫn đến hiệu suất vượt trội.

QChiến lược "LogicFolding" (Gấp logic) của Huawei nhằm giải quyết vấn đề cốt lõi nào?

AChiến lược "LogicFolding" của Huawei nhằm giải quyết vấn đề tiến trình (node) sản xuất bị hạn chế. Thay vì chỉ thu nhỏ bóng bán dẫn trên mặt phẳng 2D (theo định luật Moore truyền thống), họ đề xuất xếp chồng các khối logic lên nhau theo chiều dọc (3D) thông qua kết nối lai (hybrid bonding) có khoảng cách cực nhỏ. Cách tiếp cận này rút ngắn đường dẫn tín hiệu quan trọng, từ đó có khả năng cải thiện tần số hoạt động, giảm tiêu thụ điện năng và tăng mật độ tương đương mà không cần phụ thuộc hoàn toàn vào việc thu nhỏ kích thước bóng bán dẫn.

QBáo cáo đưa ra đánh giá thế nào về tác động của lệnh trừng phạt xuất khẩu đối với ngành bán dẫn Trung Quốc?

ABáo cáo kết luận rằng lệnh trừng phạt xuất khẩu không ngăn chặn được sự tiến bộ của chip Trung Quốc, nhưng đã thay đổi con đường và cái giá để đạt được sự tiến bộ đó. Ví dụ, SMIC N+3 chứng minh có thể đạt mật độ logic tương đương TSMC N6 mà không cần máy quang khắc EUV. Tuy nhiên, con đường này phức tạp hơn, tốn kém hơn và khó kiểm soát năng suất hơn. Đồng thời, các lệnh trừng phạt cũng thúc đẩy tri thức sản xuất lan tỏa trong hệ sinh thái (như chuyển giao quy trình cho các công ty khác) và thúc đẩy sự phát triển của các công cụ EDA trong nước.

QBáo cáo tiết lộ điều gì về nguồn cung DRAM cho điện thoại Huawei Mate 80 Pro?

ABáo cáo tiết lộ rằng chip DRAM (bộ nhớ) trong Kirin 9030 Pro của Huawei Mate 80 Pro được cung cấp bởi Samsung (K4L2E165YD, LPDDR5X-9600). Điều thú vị là, phiên bản Mate 80 Pro Max 16GB đã xuất hiện cả chip DRAM từ Samsung và từ nhà sản xuất Trung Quốc là ChangXin Memory Technologies (CXMT). Chip từ CXMT được đánh dấu ngày đóng gói vào tuần 45 năm 2025 và có mật độ sản xuất tương đương với tiêu chuẩn 1z của ngành, cho thấy chip bộ nhớ Trung Quốc đã bắt đầu thâm nhập vào chuỗi cung ứng flagship của Huawei, dù vẫn chậm hơn một đến hai thế hệ so với các nhà sản xuất hàng đầu như Samsung và SK Hynix.

Nội dung Liên quan

Cổ Phiếu Công Nghệ Có Động Lực Mạnh Tại Mỹ Ghi Nhận Phiên Tăng Mạnh Nhất Lịch Sử, Nhưng Đợt Sụt Giảm Đã Kết Thúc?

Bài viết phân tích đợt bật tăng mạnh mẽ của cổ phiếu công nghệ theo đà tăng trưởng (momentum) trên thị trường chứng khoán Mỹ vào ngày 21/7. Dù các chỉ số như yếu tố động lượng TMT của Morgan Stanley và chỉ số động lượng beta cao của Goldman Sachs ghi nhận mức tăng mạnh kỷ lục, đặc biệt là ở lĩnh vực bán dẫn với sự đóng góp của các mã như Micron và Intel, bối cảnh tổng thể vẫn tiềm ẩn nhiều rủi ro. Đợt phục hồi này được cho là xuất phát từ việc các nhà đầu tư bán khống bị buộc phải mua lại cổ phiếu (short squeeze) sau khi nhóm cổ phiếu này đã lao dốc tới 33%. Tuy nhiên, nhiều chuyên gia tỏ ra thận trọng. BTIG cảnh báo đây có thể chỉ là đợt bật tăng kỹ thuật trong bối cảnh thị trường có độ rộng yếu (số cổ phiếu giảm giá nhiều hơn tăng giá) và khối lượng giao dịch thấp, khuyến nghị nhà đầu tư nên bán ra khi giá lên cao. Trong khi đó, Goldman Sachs và UBS lạc quan hơn, cho rằng đợt bán tháo đã gần kết thúc và đây là cơ hội để mua vào từng bước, đặc biệt là các cổ phiếu AI, mặc dù khuyến cáo nên sử dụng các công cụ phòng ngừa rủi ro. Triển vọng tiếp theo của thị trường phụ thuộc lớn vào mùa báo cáo tài chính, với trọng tâm là kết quả của Alphabet và định hướng chi tiêu vốn cho AI. Đồng thời, thị trường trái phiếu cũng đang cảnh báo khi lợi suất trái phiếu dài hạn tăng lên, cùng với giá dầu leo thang do căng thẳng địa chính trị, có thể gây áp lực lên cổ phiếu trong thời gian tới.

marsbit5 phút trước

Cổ Phiếu Công Nghệ Có Động Lực Mạnh Tại Mỹ Ghi Nhận Phiên Tăng Mạnh Nhất Lịch Sử, Nhưng Đợt Sụt Giảm Đã Kết Thúc?

marsbit5 phút trước

Cổ phiếu 'Động lượng Công nghệ' Mỹ ghi nhận mức tăng trong ngày lớn nhất lịch sử, nhưng đã kết thúc đợt sụt giảm mạnh chưa?

Cổ phiếu động lực công nghệ Mỹ đã bật tăng mạnh nhất trong lịch sử vào ngày 21/7, với chỉ số yếu tố động lượng TMT của Morgan Stanley tăng hơn 12%. Đợt phục hồi này diễn ra sau ba phiên giảm liên tiếp và mức sụt giảm tích lũy 33% từ mức đỉnh, được thúc đẩy chủ yếu bởi lĩnh vực bán dẫn và hiện tượng "bán tháo ép" (short squeeze) khi các nhà đầu tư bán khống phải đóng vị thế. Tuy nhiên, sức mạnh của đợt bật tăng bị nghi ngờ do khối lượng giao dịch thấp hơn mức trung bình và sự phân hóa rộng rãi trên thị trường - chỉ số chính tăng nhưng số cổ phiếu giảm giá lại nhiều hơn số tăng giá. Các quan điểm chiến lược trái ngược nhau: BTIG khuyến nghị "bán ra khi giá lên" vì lực cản kỹ thuật mạnh, trong khi Goldman Sachs và UBS cho rằng đợt bán tháo đã gần kết thúc và đề xuất mua vào từng phần. Mùa báo cáo kết quả kinh doanh, đặc biệt là từ Alphabet, cùng với diễn biến lợi suất trái phiếu kho bạc tăng cao và giá dầu leo thang do căng thẳng địa chính trị, sẽ là những yếu tố then chốt quyết định tính bền vững của đợt phục hồi này.

链捕手7 phút trước

Cổ phiếu 'Động lượng Công nghệ' Mỹ ghi nhận mức tăng trong ngày lớn nhất lịch sử, nhưng đã kết thúc đợt sụt giảm mạnh chưa?

链捕手7 phút trước

Bitcoin xuất hiện 3 tín hiệu đáy vĩ mô – Nhưng liệu BTC có thể đạt 70.000 USD?

Thị trường đang dần chuyển hướng nhận định từ "đáy cục bộ" sang "đáy vĩ mô" đối với Bitcoin. Từ góc độ kỹ thuật, việc BTC vượt ngưỡng 66.000 USD đã thổi bùng tâm lý lạc quan. Nhà phân tích Ali Martinez chỉ ra rằng Bitcoin một lần nữa xuất hiện ba tín hiệu kỹ thuật trùng khớp với các đáy chu kỳ vĩ mô trong lịch sử: RSI hàng tháng giảm xuống ~43.65, Chande Momentum Oscillator (CMO) đạt ~-71 và giá giao dịch quanh đường trung bình động 50 tháng. Mô hình tương tự từng xuất hiện vào các năm 2015, 2019 và 2022, thường báo hiệu giai đoạn tích lũy mạnh trước những đợt tăng giá lớn. Tuy nhiên, tính bền vững của đà tăng vẫn phụ thuộc vào thanh khoản. Dữ liệu on-chain cho thấy một nghịch lý: giá phá vỡ nhưng dòng tiền không theo kịp. Vốn hóa thị trường stablecoin đã giảm hơn 10 tỷ USD trong tháng qua, và stablecoin tiếp tục rời khỏi các sàn giao dịch trong 35 ngày liên tiếp, trong khi hoạt động tích lũy Bitcoin trên thị trường giao ngay chưa có dấu hiệu tăng mạnh. Do đó, dù tín hiệu kỹ thuật lạc quan, việc chuyển dịch sang đáy vĩ mô và một đợt bứt phá quyết định lên vùng 70.000 USD vẫn cần được xác nhận thêm bởi dòng thanh khoản mới.

ambcrypto11 phút trước

Bitcoin xuất hiện 3 tín hiệu đáy vĩ mô – Nhưng liệu BTC có thể đạt 70.000 USD?

ambcrypto11 phút trước

Hợp lâu tất phân, phân lâu tất hợp: Khi L1 trở thành Rollup của chính nó, cục diện cuối cùng của Ethereum là gì?

Từ lâu, cộng đồng Ethereum đã lo lắng về việc L2 làm suy yếu giá trị và tính kết hợp toàn cầu của L1. Bài viết thảo luận về sự tiến hóa trong mối quan hệ giữa L1 và L2, nhấn mạnh rằng lộ trình mở rộng quy mô của Ethereum đang thay đổi. Trọng tâm trước đây của L2 là cung cấp không gian giao dịch rẻ hơn, nhưng khi L1 tự nâng cao khả năng xử lý thông qua tăng Gas Limit, statelessness và zkEVM, vai trò của L2 đang được định vị lại. Trong tương lai, L2 sẽ cần cung cấp các giá trị khác biệt như tối ưu hóa ứng dụng cụ thể, tính riêng tư và mô hình quản trị linh hoạt, thay vì chỉ là không gian thực thi chi phí thấp. L1 sẽ đóng vai trò là trung tâm toàn cầu mạnh mẽ cho việc giải quyết, trạng thái chia sẻ và thanh khoản. Một thách thức lớn là sự phân mảnh do nhiều L2 gây ra, cắt nhỏ tính thanh khoản và trải nghiệm người dùng. Giải pháp nằm ở việc cải thiện khả năng tương tác, chẳng hạn thông qua các khung Intent mở (như Open Intents Framework) và Lớp Tương tác Ethereum (EIL), nhằm tạo trải nghiệm xuyên chuỗi liền mạch. Rút ngắn thời gian xác nhận cuối cùng (finality) của L1 từ cấp phút xuống cấp giây cũng rất quan trọng để tăng tốc các tương tác xuyên chuỗi. Một quan điểm thú vị được đưa ra bởi nhà nghiên cứu Barnabé Monnot: với sự phát triển của hệ thống chứng minh (như zkEVM), bản thân L1 cuối cùng có thể trở thành một dạng "Rollup của chính nó". Điều này không có nghĩa là L1 bị "hạ cấp", mà mô tả một kiến trúc nơi việc xác thực bằng chứng mật mã có thể thay thế việc thực thi lại toàn bộ giao dịch bởi mọi node, từ đó làm mờ ranh giới truyền thống giữa L1 và L2. Các Native Rollup trong tương lai có thể kế thừa khả năng xác minh một cách nguyên bản hơn từ L1. Tóm lại, tương lai của Ethereum không phải là L1 thay thế L2 hay ngược lại, mà là sự hình thành của một hệ sinh thái gồm nhiều môi trường thực thi đa dạng (L2) với các chức năng và mô hình khác nhau, nhưng cùng chia sẻ nền tảng bảo mật, thanh khoản và trạng thái từ một L1 vững chắc. Thách thức lớn nhất là kết nối lại những thứ đã bị phân mảnh do mở rộng quy mô, để Ethereum một lần nữa cảm thận như một chuỗi thống nhất cho người dùng.

链捕手21 phút trước

Hợp lâu tất phân, phân lâu tất hợp: Khi L1 trở thành Rollup của chính nó, cục diện cuối cùng của Ethereum là gì?

链捕手21 phút trước

Agent Đua Ngựa Kết Thúc, Siêu Bàn Làm Việc Lên Ngôi

Trong tháng qua, các đại gia công nghệ Trung Quốc như Tencent, Alibaba và ByteDance đồng loạt có động thái tương tự: không ra mắt Agent mới mà bắt đầu hợp nhất và cắt giảm số lượng Agent riêng lẻ. Tencent sáp nhập QClaw vào WorkBuddy, Alibaba tích hợp ba sản phẩm thành "Qianwen Office", còn ByteDance đổi tên Trae Solo thành Trae Work. Điều này đánh dấu một sự đồng thuận mới: thời kỳ "đua ngựa" Agent phân tán đã kết thúc, thay vào đó là xu hướng tập trung vào "Siêu bàn làm việc" (Super Workbench). Nguyên nhân sâu xa nằm ở sự thay đổi trong cạnh tranh. Giai đoạn đầu, nhiều Agent được tạo ra cho các tác vụ đơn lẻ, dẫn đến trùng lặp, tốn kém tài nguyên tính toán và gây khó hiểu cho người dùng. Khi rào cản kỹ thuật bị xóa nhòa, cuộc chiến chuyển sang hiệu quả chi phí và khả năng tích hợp. Các công ty nhận ra thị trường thực sự không chỉ là lập trình viên mà là toàn bộ người lao động văn phòng, với quy mô lớn hơn hàng trăm lần. Hành động thu gọn này cho thấy một chuyển dịch chiến lược: từ việc coi Agent như một sản phẩm độc lập sang xem nó như một "cổng vào" thống nhất cho công việc, và cuối cùng sẽ trở thành một "năng lực" vô hình. Các nền tảng như WorkBuddy, Qianwen Office hay Trae Work đang cạnh tranh để trở thành điểm khởi đầu AI duy nhất cho nhân viên, qua đó kiểm soát quyền điều phối dữ liệu và API doanh nghiệp. Điều này sẽ định hình lại ngành phần mềm doanh nghiệp. Giao diện người dùng (UI) truyền thống có thể mất dần tầm quan trọng, thay vào đó, các hệ thống backend (như ERP, CRM) sẽ cung cấp "Skills" (khả năng) tiêu chuẩn hóa để Siêu bàn làm việc gọi và thực thi. Phần mềm trở thành hạ tầng ngầm, còn AI trở thành giao diện chính. Tương lai, Agent tốt nhất sẽ là thứ không thể nhìn thấy, giống như điện hay giao thức mạng, trở thành nền tảng thiết yếu nhưng vô hình cho mọi hoạt động.

marsbit51 phút trước

Agent Đua Ngựa Kết Thúc, Siêu Bàn Làm Việc Lên Ngôi

marsbit51 phút trước

Giao dịch

Giao ngay

Bài viết Nổi bật

Làm thế nào để Mua CHIP

Chào mừng bạn đến với HTX.com! Chúng tôi đã làm cho mua USD.AI (CHIP) trở nên đơn giản và thuận tiện. Làm theo hướng dẫn từng bước của chúng tôi để bắt đầu hành trình tiền kỹ thuật số của bạn.Bước 1: Tạo Tài khoản HTX của BạnSử dụng email hoặc số điện thoại của bạn để đăng ký tài khoản miễn phí trên HTX. Trải nghiệm hành trình đăng ký không rắc rối và mở khóa tất cả tính năng. Nhận Tài khoản của tôiBước 2: Truy cập Mua Crypto và Chọn Phương thức Thanh toán của BạnThẻ Tín dụng/Ghi nợ: Sử dụng Visa hoặc Mastercard của bạn để mua USD.AI (CHIP) ngay lập tức.Số dư: Sử dụng tiền từ số dư tài khoản HTX của bạn để giao dịch liền mạch.Bên thứ ba: Chúng tôi đã thêm những phương thức thanh toán phổ biến như Google Pay và Apple Pay để nâng cao sự tiện lợi.P2P: Giao dịch trực tiếp với người dùng khác trên HTX.Thị trường mua bán phi tập trung (OTC): Chúng tôi cung cấp những dịch vụ được thiết kế riêng và tỷ giá hối đoái cạnh tranh cho nhà giao dịch.Bước 3: Lưu trữ USD.AI (CHIP) của BạnSau khi mua USD.AI (CHIP), lưu trữ trong tài khoản HTX của bạn. Ngoài ra, bạn có thể gửi đi nơi khác qua chuyển khoản blockchain hoặc sử dụng để giao dịch những tiền kỹ thuật số khác.Bước 4: Giao dịch USD.AI (CHIP)Giao dịch USD.AI (CHIP) dễ dàng trên thị trường giao ngay của HTX. Chỉ cần truy cập vào tài khoản của bạn, chọn cặp giao dịch, thực hiện giao dịch và theo dõi trong thời gian thực. Chúng tôi cung cấp trải nghiệm thân thiện với người dùng cho cả người mới bắt đầu và người giao dịch dày dạn kinh nghiệm.

Tổng lượt xem 656Xuất bản vào 2026.04.21Cập nhật vào 2026.06.02

Thảo luận

Chào mừng đến với Cộng đồng HTX. Tại đây, bạn có thể được thông báo về những phát triển nền tảng mới nhất và có quyền truy cập vào thông tin chuyên sâu về thị trường. Ý kiến của người dùng về giá của CHIP (CHIP) được trình bày dưới đây.

Danh mục Phổ biến

项目动态3,092 tin tức