Auteur : Du Qin DQ
Dans un précédent article, nous avions analysé en profondeur la période de creux regrettable de ce géant de la mémoire flash : portant le poids de l'ancienne gloire de la mémoire Toshiba mais né "au mauvais moment", froidement accueilli par les marchés financiers, ce qui avait conduit à un report de son introduction en bourse, subissant des pertes massives durant l'hiver du secteur tout en ayant malheureusement manqué l'opportunité de la ruée vers l'or des HBM, et même son alliance avec Western Digital n'avait pas abouti... À l'époque, KIOXIA semblait aux yeux de beaucoup être devenue un "patate chaude" dans le grand remaniement des semi-conducteurs.
Cependant, à peine plus d'un an plus tard, KIOXIA a réalisé un retournement de situation spectaculaire et épique. Sous l'impulsion frénétique des grands modèles d'IA, la logique de marché de la mémoire a subi un changement fondamental. Non seulement KIOXIA a réussi son retour, mais elle a aussi connu un double essor sur le plan financier et technologique.
Évolution du cours de l'action de KIOXIA depuis son introduction en bourse
Un super mythe boursier
KIOXIA a été introduite avec succès à la Bourse de Tokyo fin 2024. Sa capitalisation boursière initiale oscillait autour de 8 000 milliards de yens (environ 50 milliards de dollars). Cependant, avec l'explosion de la demande en mémoire pour l'IA, KIOXIA a réalisé un retournement épique dans les 18 mois suivant son introduction : son action a grimpé de plus de 50 fois en 18 mois, avec une hausse de 8 fois rien qu'en 2026.
Actuellement, la capitalisation boursière de KIOXIA a dépassé les 51 000 milliards de yens (environ 481 000 milliards de wons), dépassant à plusieurs reprises le symbole de l'industrie manufacturière japonaise – Toyota Motor – pour devenir l'entreprise la plus valorisée de la bourse japonaise.
Selon les prévisions de résultats pour le premier trimestre de l'exercice 2026 (avril-juin) publiées par KIOXIA, son bénéfice d'exploitation trimestriel devrait atteindre 1,3 billion de yens (environ 81 milliards de dollars), une augmentation fulgurante de près de 30 fois en un an. Son bénéfice net trimestriel devrait s'élever à 869 milliards de yens, soit une multiplication par 48, dépassant à lui seul les prévisions de bénéfice net annuel pour l'exercice 2025.
En raison de la signature par de grands clients de contrats d'approvisionnement à long terme, la capacité de production NAND de KIOXIA pour 2026 est déjà entièrement vendue, et la situation de pénurie devrait se poursuivre jusqu'en 2027. Le marché anticipe que la marge opérationnelle de KIOXIA cette année dépassera 60 %, établissant un niveau record de rentabilité dans l'industrie mondiale de la mémoire. De plus, avec les anticipations du marché concernant des avantages pour les actionnaires comme des fractionnements d'actions et des dividendes, le cours cible de son action est espéré atteindre 200 000 yens.
Cette flambée a permis à son actionnaire majoritaire de l'époque difficile, Bain Capital, ainsi qu'à l'actionnaire indirect majeur SK Hynix, de réaliser des retours sur investissement inimaginables.
Selon le Financial Times, la frénésie de l'IA a fait de l'acquisition par Bain en 2018 de Toshiba Memory (devenue KIOXIA) l'une des transactions de capital-investissement les plus rentables de l'histoire. Bain Capital a déjà réalisé des bénéfices en vendant la plupart de ses actions, avec un rendement dépassant 150 milliards de dollars et un taux de retour approchant 20 fois. On estime que son fonds phare de capital-investissement a généré plus de 80 milliards de dollars de bénéfices.
SK Hynix avait investi un total de 395 milliards de yens (soit environ 39 000 milliards de wons à l'époque) dans Toshiba Memory en 2018 via un consortium américano-japonano-coréen. Ce consortium détient encore 18 % des actions de KIOXIA. Avec la hausse vertigineuse du cours de KIOXIA, SK Hynix bénéficie d'importantes plus-values latentes, et le marché s'attend à ce que le profit total final du consortium dépasse largement 700 milliards de dollars.
L'ancienne "patate chaude" s'est instantanément transformée en un "super distributeur de billets".
Dans le passé, les bénéfices de l'intelligence artificielle étaient principalement concentrés sur les entreprises comme NVIDIA et SK Hynix dans les GPU et HBM. Le HBM était la star côté entraînement de l'IA, tandis que la NAND est devenue une ressource rare pour l'inférence IA, le stockage des modèles, les data lakes, les SSD d'entreprise et le stockage proche des données. Le marché prévoit que le bénéfice net de KIOXIA pour l'exercice 2027 atteindra 2,8389 billions de yens, soit une multiplication par 5,1 par rapport à l'année précédente.
La 3D NAND, le socle fondamental de KIOXIA
KIOXIA a inventé la mémoire flash NAND il y a plus de 35 ans. En 2007, KIOXIA a lancé la mémoire flash 3D BiCS FLASH, un ensemble de technologies de mémoire flash 3D articulé autour de l'empilement vertical, la réduction dimensionnelle horizontale, la liaison de plaquettes, l'optimisation des grilles de sélection et le packaging avancé.
L'idée de base de la 3D NAND est la suivante : contrairement à la 2D NAND qui se contente de réduire les cellules sur un plan, elle empile verticalement les cellules de mémoire, comme on construirait un immeuble. L'explication de KIOXIA est imagée : auparavant, c'était un étage, la surface était limitée ; la 3D NAND équivaut à transformer cet étage en un immeuble d'appartements, pouvant accueillir plus de "résidents" sur la même surface.
Le cœur de BiCS FLASH réside dans sa technologie de traitement par lots. Sa logique de fabrication est approximativement la suivante : empiler alternativement des électrodes en forme de plaque et des couches isolantes ; percer ensuite un grand nombre de trous verticaux d'un seul coup ; remplir ensuite l'intérieur des trous avec un film de stockage de charge et des électrodes en forme de piliers ; les points d'intersection entre les électrodes en plaque et les électrodes en piliers forment une cellule de mémoire. On voit ici que BiCS FLASH de KIOXIA ne procède pas au sens traditionnel de "faire une couche de cellules à chaque fois qu'on ajoute une couche", mais empile d'abord la structure, puis forme les cellules de mémoire en une seule fois en traversant de multiples couches par un procédé "percer et remplir". Ainsi, lorsque le nombre de couches augmente, le coût de fabrication n'augmente pas linéairement, améliorant la rentabilité de l'empilement 3D NAND.
Le rythme de commercialisation de BiCS FLASH divulgué par KIOXIA est le suivant : les produits BiCS FLASH ont atteint 48 couches en 2015, puis progressé à 96, 112 et 162 couches ; en mars 2023, un empilement de plus de 200 couches avait été réalisé.
Parmi ceux-ci, la 8e génération BiCS FLASH est un point clé. KIOXIA indique que le produit de 8e génération utilise 218 lignes de mots (word-lines) empilées, la densité de stockage du produit 1 Tb TLC atteint 18,3 Gb/mm2, et il supporte une vitesse de transfert de données externe de 3,2 Gbps, un temps de lecture de 40 µs et un débit de programmation de 205 Mo/s.
La 8e génération BiCS FLASH de KIOXIA ne passe pas seulement de 162 à 218 couches, mais introduit également deux technologies clés :
CBA (CMOS directly Bonded to Array) : Le CBA peut être compris comme la fabrication séparée du circuit de contrôle CMOS périphérique et de la matrice de mémoire, suivie d'une liaison de plaquettes. Auparavant, le circuit CMOS et la matrice de mémoire étaient fabriqués sur la même plaquette. Mais les conditions de processus optimales pour les deux ne sont pas tout à fait identiques : la matrice de mémoire peut nécessiter des processus mieux adaptés au stockage de charge et aux structures empilées, tandis que le circuit CMOS est plus concerné par le contrôle logique, les performances électriques et la vitesse. Les faire coexister sur la même plaquette implique des compromis.
La méthode CBA est la suivante : la plaquette CMOS est fabriquée séparément, la plaquette de la matrice de mémoire est fabriquée séparément, les deux processus étant optimisés individuellement, puis elles sont liées avec précision. Les avantages sont : améliorer la densité de bits (bit density), augmenter la vitesse d'E/S de la NAND, permettre à la matrice de mémoire d'utiliser des processus haute température difficiles à utiliser auparavant en raison des limitations du CMOS, et réduire les interférences électriques entre cellules de mémoire adjacentes.
OPS (On Pitch Select Gate) : L'OPS résout le problème du gaspillage d'espace à l'intérieur de la matrice de mémoire. Dans la structure traditionnelle, il existe des zones "factices" (dummy) entre les cellules de mémoire qui ne stockent pas de données. Ces zones ne contribuent pas directement à la capacité, mais occupent de l'espace. La technologie OPS de KIOXIA, en réorganisant les grilles de sélection et la structure d'isolation, réduit ou élimine ces zones inefficaces, permettant à davantage de cellules de mémoire actives d'être placées dans la même surface. KIOXIA explique officiellement que l'OPS supprime les zones factices inutiles, permettant de placer plus de cellules de mémoire réelles dans le même espace, améliorant ainsi significativement la densité de stockage.
La 9e génération BiCS FLASH cible principalement les produits 512 Gb et 1 Tb TLC, positionnés pour les applications à capacités basse et moyenne nécessitant des hautes performances et une faible consommation. Elle continue d'utiliser les technologies CBA et OPS pour améliorer l'efficacité de production et offrir des solutions de mémoire flash plus avancées. La 9e génération ne suit pas la voie de l'augmentation du nombre de couches, mais met davantage l'accent sur l'équilibre entre performance, consommation, coût et efficacité de production.
La 10e génération BiCS FLASH, quant à elle, s'oriente clairement vers les besoins futurs de grande capacité et hautes performances. KIOXIA indique que le produit de 10e génération utilise la même technologie CMOS que la 9e génération, tout en augmentant le nombre de couches de mémoire à 332, soit environ 1,5 fois celui de la 8e génération, afin d'améliorer la densité de bits et l'efficacité énergétique.
En plus des procédés front-end (front-end-of-line), KIOXIA développe également ses capacités de packaging avancé (back-end). Les documents officiels mentionnent que KIOXIA a développé une mémoire flash de 8 To par paquet, réalisée en empilant 32 puces (die) de mémoire flash de 2 Tb chacune dans un seul boîtier. Cela dépend de procédés back-end avancés tels que l'amincissement des plaquettes, la conception des matériaux et la liaison par fils. Cet empilement de 32 die permet d'assembler 32 die de 2 Tb dans un boîtier de moins de 2 mm d'épaisseur, formant une solution de mémoire flash de 8 To.
De la 3D NAND à la 3D DRAM, le nouveau pari de KIOXIA
KIOXIA est également en train de briser les barrières de sa gamme de produits unique de "fabricant pur NAND". Pourquoi KIOXIA veut-elle faire de la 3D DRAM ? Parce que la DRAM atteint également un goulot d'étranglement de réduction planaire similaire à celui de la NAND autrefois. En tant qu'acteur expérimenté de la 3D NAND, KIOXIA possède aussi des avantages validés par ses processus.
La poursuite de la miniaturisation de la DRAM traditionnelle rencontre plusieurs difficultés : les condensateurs de stockage deviennent de plus en plus difficiles à réduire, les fuites du transistor d'accès augmentent, le temps de rétention des données diminue, la fréquence de rafraîchissement augmente, et plus la capacité est grande, plus la consommation due au rafraîchissement est élevée. Imec mentionne également dans un article de synthèse technique que la structure 1T1C de la DRAM traditionnelle fait face à des défis de réduction, de coût et d'efficacité énergétique, en particulier le grand condensateur qui limite la voie d'intégration 3D, et plus le transistor est petit, plus les chemins de fuite sont évidents, entraînant une augmentation de la consommation de rafraîchissement.
En décembre 2024, KIOXIA a annoncé le développement de la technologie OCTRAM (Oxide-Semiconductor Channel Transistor DRAM, ou "DRAM à transistor à canal à semi-conducteur d'oxyde"), une nouvelle DRAM 4F2 composée de transistors à canal à semi-conducteur d'oxyde, possédant à la fois un courant de conduction élevé et un courant de coupure ultra-faible. Ce résultat a été développé conjointement par KIOXIA et Nanya Technology et publié lors de l'IEDM 2024 de l'IEEE.
Vue d'ensemble de l'OCTRAM (Source : KIOXIA, idem ci-dessous)
Une cellule DRAM traditionnelle est généralement 1T1C, c'est-à-dire un transistor d'accès plus un condensateur. Son problème est que lorsque la cellule continue de rétrécir, le condensateur devient de plus en plus difficile à fabriquer, et les fuites du transistor augmentent également la consommation de rafraîchissement. L'OCTRAM de KIOXIA tente de réduire les fuites grâce aux transistors InGaZnO et de pousser la structure de la cellule vers une densité plus élevée.
Image TEM en coupe transversale d'un transistor vertical InGaZnO
Le transistor InGaZnO, grâce à sa large bande interdite et sa mobilité électronique élevée, peut théoriquement réaliser simultanément des fuites ultra-faibles et un courant de conduction élevé. En optimisant les matériaux des électrodes de contact et l'épaisseur de l'espaceur, KIOXIA a expérimentalement obtenu un courant de conduction supérieur à 15 µA, tout en réalisant des fuites ultra-faibles inférieures à 10^-18 A (voir figure ci-dessous). Une grande partie de la consommation de la DRAM provient du rafraîchissement. Plus les fuites sont faibles, plus le temps de rétention des données est long, et moins la pression de rafraîchissement est forte. Ainsi, la valeur fondamentale de l'OCTRAM est d'utiliser des transistors à semi-conducteur d'oxyde à faible fuite pour réduire la consommation de rafraîchissement de la DRAM.
(a) Caractéristique du courant de conduction du transistor InGaZnO développé et (b) Caractéristique du courant de coupure
En septembre 2025, KIOXIA a divulgué une étude de fiabilité liée à l'OCTRAM, se concentrant sur le problème de durée de vie TDDB des transistors verticaux InGaZnO à grille périphérique (Gate-All-Around) de moins de 25 nm. TDDB signifie Time-Dependent Dielectric Breakdown, ou rupture diélectrique dépendante du temps. En bref, c'est la question de savoir si la couche isolante du transistor se dégrade progressivement sous la pression électrique à long terme, pour finalement tomber en panne. KIOXIA indique avoir découvert que la dégradation de la durée de vie provient de deux facteurs : des facteurs intrinsèques liés à la réduction de taille et des facteurs extrinsèques induits par le processus de fabrication. En optimisant le processus et en réduisant la dégradation extrinsèque, KIOXIA a réalisé une durée de vie TDDB estimée à plus de 10 ans.
En décembre 2025, KIOXIA a annoncé une avancée plus proche du cœur de la 3D DRAM : le développement de transistors à canal à semi-conducteur d'oxyde empilables en hauteur, avec la préparation d'un empilement de 8 couches de transistors horizontaux, un courant de conduction supérieur à 30 µA et un courant de coupure inférieur à 1 aA, soit 10^-18 A.
À ce jour, la 3D DRAM de KIOXIA en est toujours au stade de la recherche de pointe et n'est pas encore un produit commercialisé.
KIOXIA n'est pas un géant traditionnel de la DRAM, mais son expérience accumulée en 3D NAND en matière de procédés d'empilement, d'intégration des matériaux et de fabrication de matrices pourrait lui donner un point d'entrée dans l'exploration de la prochaine génération de 3D DRAM. Semiconductor Engineering analyse également que cette voie 3D DRAM de KIOXIA emprunte les capacités d'empilement oxyde/nitrure matures dans la NAND, afin de réaliser une réduction des bits à moindre coût, puis utilise l'IGZO pour remplacer le canal et réduire le problème de dégradation thermique.
Mais il est important de souligner que la 3D DRAM de KIOXIA n'est pas du HBM. Le HBM est de la 3D au niveau du packaging, empilant des die DRAM déjà fabriqués pour résoudre le problème de la bande passante élevée à côté du GPU. La 3D DRAM de KIOXIA est de la 3D au niveau du dispositif/de la cellule, cherchant à résoudre le problème de la poursuite de la miniaturisation de la cellule DRAM elle-même. Donc KIOXIA ne rattrape pas directement le HBM, mais explore une voie technologique de dispositif DRAM 3D plus fondamentale. Si cette voie mûrit à l'avenir, elle pourrait ouvrir une nouvelle branche technologique pour la mémoire de travail de grande capacité et faible consommation de l'ère de l'IA.
Bien que la 3D DRAM soit encore loin d'une véritable commercialisation. Elle ressemble actuellement davantage à un ticket d'entrée technologique pour l'avenir qu'à une ligne de produits contribuant immédiatement aux revenus. Mais pour KIOXIA, la signification de ce ticket n'est pas mince. À court terme, KIOXIA peut profiter de la reprise de la NAND portée par l'IA, à moyen terme promouvoir BiCS FLASH haute densité, et à long terme miser sur la 3D DRAM, étendant ses capacités d'empilement 3D de la NAND à la DRAM.
Conclusion
Des pertes colossales et de l'impasse de la fusion, au super mythe de 2026 dépassant Toyota pour devenir la première capitalisation japonaise, la trajectoire en montagnes russes de KIOXIA est presque entièrement écrite avec la cruauté et le charme de l'industrie de la mémoire des semi-conducteurs. Elle a été délaissée par les marchés financiers à cause de sa gamme de produits unique et d'avoir manqué le HBM, mais dans le tsunami de "flux massifs de données" déclenché par les grands modèles d'IA, grâce à son attachement à la mémoire flash NAND, elle a rencontré son âge d'or.
Le retournement de situation de KIOXIA ne prouve peut-être pas encore que les semi-conducteurs japonais sont vraiment en renaissance. Mais au moins, cela prouve une chose : dans l'industrie des semi-conducteurs, un creux ne conduit pas nécessairement à la sortie. Tant que l'actif technologique est toujours là, le cycle, le capital et la demande peuvent se réorganiser à tout moment, permettant à une entreprise oubliée de revenir au centre de la table de jeu.
Pour KIOXIA, la façon dont elle trouvera un équilibre durable entre l'engouement capitaliste frénétique et le cycle industriel impitoyable déterminera si cette pousse unique portant l'espoir de renaissance des semi-conducteurs japonais n'est qu'une floraison éphémère dans le super cycle de l'IA, ou si elle ouvre véritablement un nouvel empire du stockage qui lui appartient.
*Clause de non-responsabilité : Cet article est original de l'auteur. Le contenu de l'article représente l'opinion personnelle de l'auteur. La republication par Semiconductor Industry Watch vise uniquement à transmettre un point de vue différent et ne signifie pas que Semiconductor Industry Watch approuve ou soutient ce point de vue. S'il y a des objections, contactez Semiconductor Industry Watch.
