Автор: Приливные исследования
В области обратного инжиниринга полупроводников компания TechInsights доминировала несколько десятилетий. На прошлых выходных Dylan Patel из SemiAnalysis официально опубликовал первый публичный отчёт о разборке от своей лаборатории STEEL (Teardown Engineering & Evaluation Lab), и объектом стал один из самых обсуждаемых чипов в мире — HiSilicon Kirin 9030 Pro, установленный в Huawei Mate 80 Pro и изготовленный по самому передовому техпроцессу N+3 от SMIC.
Время выбрано знаковое. TechInsights продаётся частными инвесторами, а выручка SemiAnalysis уже превзошла этого старожила рынка. Дилан выбрал этот момент для демонстрации силы, использовав технически насыщенный отчёт о разборке с реальными фотографиями чипов из лаборатории в Орегоне.
Заголовок отчёта — уже бомба: Минимальное расстояние между металлическими слоями (M0 pitch) техпроцесса N+3 от SMIC составляет всего 32,5 нм, что меньше, чем 36 нм у техпроцесса 18A, используемого Intel в новейшем процессоре Panther Lake.
SMIC, не имея EUV-степпера, добилась меньшего расстояния между металлическими соединениями, чем Intel?
Эти новости, если судить только по заголовку, могли бы взорвать весь полупроводниковый мир, но уже во втором абзаце отчёта SemiAnalysis сам остужает пыл, называя это «cherry picked metric» — намеренно выбранным показателем.
В этой статье мы разберём этот отчёт о разборке.
Плотность догнали, но цена высока
По плотности транзисторов техпроцесс N+3 от SMIC действительно сравнялся с N6 от TSMC.
Лаборатория STEEL, проведя поперечный анализ с помощью ПЭМ (просвечивающего электронного микроскопа), измерила плотность по Бору (Bohr Density) для N+3 — 113,4 млн. транз./мм², что немного выше, чем 107,7 млн. транз./мм² у N6 от TSMC. Высота стандартной ячейки уменьшилась с 252 нм у N+2 до 228 нм, расстояние между контактом и затвором (CGP) — с 63 нм до 57 нм. Вместе эти цифры означают, что SMIC, не имея EUV, используя только DUV-литографию, добилась логической плотности на уровне зрелого 7-нм техпроцесса TSMC.
Какова цена?
Слой M0 в SMIC производится с использованием самонаправленного четырёхкратного патернинга (SAQP), то есть рисунок с одной маски воспроизводится за четыре прохода для создания более тонких линий. TSMC в N6 на том же слое использует лишь двойной патернинг (SADP). Четырёхкратный означает большее количество фотошаблонов, более жёсткие требования к совмещению слоёв, более сложный технологический процесс и более высокую стоимость.
SemiAnalysis непосредственно на поперечном срезе увидел издержки SAQP: канавки слоя M0 в N+3 имеют явную перевёрнутую трапециевидную форму (дно уже, чем верх), а на дне канавок чётко видна полоса скопления барьерного слоя. Хотя такая форма способствует заполнению медью, на расстоянии в 32,5 нм сложность технологического контроля резко возрастает.
Понятная для трейдера аналогия: SMIC печатает купюры того же номинала, но стоимость печати каждой из них в разы выше, чем у TSMC, а риск по выходу годных больше. Плотность одинакова, экономика — совершенно разная.
Kirin 9030: выжимаем каждый квадратный миллиметр кремния в условиях ограничений
Способности HiSilicon в проектировании чипов — это история другого измерения.
Судя по площади чипа, Kirin 9030 и его предшественник 9020 практически одинакового размера (~140 мм²), но внутри удалось уместить больше: CPU обновился с 1 большого ядра + 3 средних до 1 большого + 4 средних, количество вычислительных блоков GPU увеличилось с 4 до 6, добавилось одно Tiny-ядро NPU, кэш-память всех уровней расширена. Рост плотности N+3 позволил Huawei разместить больше логических элементов в чипе того же размера.
По производительности лаборатория STEEL, ссылаясь на публичные данные бенчмарков, даёт чёткое позиционирование: производительность GPU Kirin 9030 (Maleoon 935) примерно догоняет флагманский уровень 2022 года, результат в 3DMark WLE на 70% выше, чем у предыдущего поколения, немного превосходит Snapdragon 8+ Gen 1, но по сравнению с текущим флагманом Snapdragon 8 Elite Gen 5 отставание составляет 2,4–2,6 раза.
Ситуация с CPU проясняет картину ещё лучше. IPC (производительность за такт) большого ядра TaiShan Prime примерно соответствует уровню ядра Arm Cortex-X2 2021 года. Ядро Apple M1 Firestorm, выпущенное в 2020 году, всё ещё опережает его на 35% по IPC. Новейшее ядро Apple M5 P опережает на 60%, а абсолютная производительность выше в 2,7 раза.
Корень отставания не в проектировании, а в техпроцессе. Apple и Qualcomm используют N4, N3P от TSMC — техпроцессы, имеющие принципиальное преимущество на кривой напряжение-частота: на той же площади можно разместить больше транзисторов, при том же энергопотреблении можно достичь более высокой частоты. Уровень проектирования ядер у Huawei соответствует прошлому поколению отраслевых лидеров, но они заперты в производственной технологии, отстающей на два поколения.
Когда техпроцесс упёрся в стену, Huawei готовится «складывать»
Самая перспективная часть отчёта — это закон τ-масштабирования и дорожная карта LogicFolding, представленные Huawei на конференции ISCAS 2026.
Традиционное масштабирование полупроводников продвигается в двухмерной плоскости: уменьшают транзисторы, сужают металлические дорожки. Закон Мура, действовавший десятилетиями, по сути, занимался именно этим. Теперь Huawei предлагает τ-масштабирование, перенося цель оптимизации из пространственной области во временную. Суть — сокращение временных затрат на перемещение и обработку данных, включая задержку переключения транзистора, задержку распространения сигнала, задержки вычислений и памяти.
LogicFolding — это инженерная реализация этой теории. Проще говоря, один и тот же логический модуль разделяется на два слоя, которые складываются друг на друга лицевыми сторонами и соединяются с помощью гибридной сборки со сверхмелким шагом. Прямая выгода — сокращение самой длинной трассы прохождения сигнала. В современных чипах значительная часть мощности и задержек тратится на управление длинными соединениями и промежуточными буферами. Вертикальное складывание логики сокращает критический путь, что позволяет поднять частоту и снизить энергопотребление.
Huawei представляет агрессивную дорожную карту: Частота большого ядра Kirin 9030 составляет 2,75 ГГц, в лабораторных образцах уже достигнута частота 3,39 ГГц, цель — к 2031 году достичь 5 ГГц, и с помощью 3D-сборки поднять эквивалентную плотность до 295 млн. транз./мм², что соответствует уровню 14A от TSMC.
SemiAnalysis относится к этому с осторожностью. Они отмечают, что способ расчёта плотности у Huawei отличается от традиционного у фабрик: плотность при 3D-сборке считается по площади корпуса, и складывание нескольких активных логических слоев, естественно, даёт более высокую цифру. Если применить тот же метод к чипу AMD MI450X (верхний слой N2 + нижний N3P), теоретическая плотность достигает 460,2 млн. транз./мм², что намного превосходит цель Huawei на 2031 год.
Но само направление заслуживает внимания. По сути, идя этим путём, Huawei в условиях ограниченного техпроцесса берёт на себя задачи фабрики-производителя. AMD использует 3D-сборку для кэш-памяти (V-Cache), AMD MI350X выносит ввод-вывод и межсоединения на нижний чип. Huawei же планирует пойти дальше, напрямую разделяя один логический блок и распределяя его по вертикали, что является вызовом иного уровня инженерной сложности.
Экспортный контроль изменил измерения гонки
Заключение SemiAnalysis звучит прямо: Экспортный контроль не остановил прогресс Китая в области чипов, но изменил его путь и цену.
N+3 от SMIC доказывает, что можно достичь логической плотности уровня N6 и без EUV. Но этот путь дороже, технологически сложнее, с ним труднее контролировать выход годных. Дальнейшее продвижение будет всё сложнее: больше фотошаблонов, жёстче требования к совмещению, дороже многократный патернинг. Теоретически N+4 может достичь плотности 137,8 млн. транз./мм² (аналог N5 от TSMC), а N+5, если добавить питание с обратной стороны, может приблизиться к библиотеке HP Intel 18A. Но каждый шаг будет сложнее, дороже и с меньшим запасом на ошибку, чем предыдущий.
В то же время техпроцессы N+2 и N+3 от SMIC передаются компании Hua Hong, а такие проектные компании, как Alibaba T-Head и Cambricon, также могут стать бенефициарами. Знания в области производства чипов распространяются от одной фабрики к экосистеме, что ещё больше снижает эффективность санкций против отдельных предприятий.
А на стороне проектирования Huawei и Пекинский университет уже разрабатывают прототипы отечественных САПР для LogicFolding. Это не равно замене полного инструментария Synopsys и Cadence, но отечественные САПР развиваются в направлении «совместной оптимизации архитектуры, техпроцесса и корпусирования».
Любопытная деталь: STEEL при разборке обнаружила, что DRAM в Kirin 9030 Pro — от Samsung (K4L2E165YD, LPDDR5X-9600, техпроцесс 1a), а в 16-гигабайтной версии Pro Max одновременно присутствует корпусирование как Samsung, так и ChangXin Memory (CXMT). На чипе ChangXin указана дата корпусирования — 45-я неделя 2025 года, плотность техпроцесса соответствует мировому уровню 1z. Это означает, что китайские чипы памяти уже начинают проникать в цепочку поставок флагманов Huawei, хотя техпроцесс всё ещё отстаёт на одно-два поколения от Samsung и SK Hynix.
Для инвесторов по-настоящему важный сигнал для отслеживания — сможет ли дорожная карта 3D-сборки Huawei сделать отечественные чипы достаточно производительными для сценариев использования в смартфонах, AI-инференсе, сетевом оборудовании и т.д. при контролируемой стоимости.
Как только это станет реальностью, стратегическая ценность этой цепочки поставок будет переоценена.
