Định luật Moore, được cứu rồi?
IBM ra mắt nút tiến trình chip 0.7 nanomet đầu tiên trên thế giới, tích hợp gần 100 tỷ bóng bán dẫn trên một chip có kích thước bằng móng tay, mật độ đạt gấp đôi chip 2 nanomet.
Trước đó, tiến trình tiên tiến nhất của TSMC là 2nm, đã nhiều năm khó tiến xa hơn.
CEO Nvidia Jensen Huang từng nhiều lần tuyên bố định luật Moore đã chết, và bây giờ cuối cùng đã có bước ngoặt.
0.7 nanomet, tức 7 angstrom, lần đầu tiên con người chế tạo bóng bán dẫn vượt qua ngưỡng 1 nanomet, tiến gần đến kích thước nguyên tử đơn lẻ (0.1-0.5 nanomet).
So với tiến trình 2 nanomet, có thể giúp hiệu năng tăng 50%, hoặc hiệu suất năng lượng tăng 70%, chọn một trong hai.
Kiến trúc xếp chồng Nano ra mắt
Cốt lõi để đạt được đột phá này là kiến trúc "NanoStack" của IBM, thiết kế bóng bán dẫn xếp chồng dọc ba chiều đầu tiên trong ngành dựa trên các tấm nano.
Để hiểu NanoStack, cần xem lại con đường mà kiến trúc chip đã đi qua vài năm gần đây.
Vào thời đại 7 nanomet và 10 nanomet, giải pháp chủ đạo là bóng bán dẫn FinFET, với cổng bao bọc kênh từ ba phía để kiểm soát dòng điện. Đến dưới 5 nanomet, vấn đề rò rỉ của FinFET ngày càng nghiêm trọng và không thể duy trì.
IBM đã ra mắt công nghệ tấm nano GAA (cổng bao quanh hoàn toàn) vào năm 2017, cổng bao bọc hoàn toàn các kênh tấm nano xếp chồng ngang từ bốn phía, khả năng kiểm soát tĩnh điện tăng mạnh. Đây đã trở thành cơ sở kỹ thuật cho chip 2 nanomet của họ, và cũng được các nhà sản xuất chính như TSMC, Samsung áp dụng theo.
Cuối năm 2021, IBM cùng với Samsung công bố bóng bán dẫn VTFET (bóng bán dẫn hiệu ứng trường truyền dẫn dọc), thay đổi hướng dòng điện từ ngang sang dọc, dữ liệu mô phỏng cho thấy hiệu năng tăng gấp đôi hoặc tiêu thụ năng lượng giảm 85% so với giải pháp FinFET cùng kích thước.
NanoStack lần này là sự mở rộng tiếp theo của con đường trên.
Cách làm của nó là:
Lấy hai tấm wafer có chứa bóng bán dẫn tấm nano, lật úp một tấm lên trên tấm còn lại, liên kết bằng phương pháp liên kết điện môi siêu mỏng để tạo thành cấu trúc ba chiều kết nối dọc. Mỗi lớp có thể sử dụng các tổ hợp vật liệu khác nhau, bóng bán dẫn loại n và loại p được tối ưu hóa độc lập, không can thiệp lẫn nhau.
IBM đã hoàn thành việc xác minh trong phòng thí nghiệm, bao gồm tích hợp CMOS, khả năng kỹ thuật kênh kép, và bộ đảo ngược CMOS hoạt động đầy đủ chức năng với hiệu suất đóng/mở đáp ứng kỳ vọng, xác nhận công nghệ này có thể được sản xuất thực tế và hỗ trợ tính toán thực tế.
Tại hội nghị VLSI 2026, IBM tiếp tục trình diễn hiệu suất của NanoStack trên SRAM: diện tích giảm 40%. SRAM là thành phần cốt lõi của bộ nhớ đệm trên chip, từ lâu rất khó thu nhỏ, tiến triển này đặc biệt quan trọng cho các đường dẫn dữ liệu băng thông cao mà chip AI yêu cầu.
"Không ai muốn trả tiền điện"
Phó chủ tịch phụ trách nghiên cứu phát triển chip của IBM Research, Huiming Bu, cho biết: Ai cũng muốn hiệu năng cao hơn, nhưng không ai muốn trả tiền điện.
Đây chính là thực tế mà cuộc đua sức mạnh tính toán AI hiện nay đang đối mặt, mức tiêu thụ năng lượng của chip AI đã từ vấn đề kỹ thuật phát triển thành vấn đề cơ sở hạ tầng, một số dự án trung tâm dữ liệu bị chậm tiến độ xây dựng do không thể đảm bảo đủ nguồn cung cấp điện.
Việc tăng 70% hiệu suất năng lượng mà công nghệ 0.7 nanomet cung cấp, trực tiếp đáp ứng nhu cầu này.
Tuy nhiên, bản thân IBM không còn sản xuất và bán chip. Trung tâm nghiên cứu phát triển của họ tại Albany, New York, phát triển công nghệ quy trình chế tạo, sau đó cấp phép cho các nhà sản xuất chip sử dụng.
Các bên được cấp phép trước đây bao gồm Samsung và công ty bán dẫn mới thành lập của Nhật Bản, Rapidus. Huiming Bu từ chối tiết lộ khách hàng tiềm năng của công nghệ 0.7 nanomet.
Về các giải pháp cạnh tranh, tổ chức nghiên cứu Imec của Bỉ đang thúc đẩy một giải pháp kiến trúc ba chiều khác, xây dựng cấu trúc bóng bán dẫn bằng cách xếp chồng từng lớp, đã thu hút sự quan tâm của nhiều nhà sản xuất chip.
Về sản xuất hàng loạt, lộ trình thời gian mà IBM đưa ra là: Công nghệ NanoStack sẽ được sản xuất hàng loạt sớm nhất trong vòng 5 năm tới.
Lộ trình bán dẫn của IBM dự đoán, nhờ kiến trúc NanoStack, việc thu nhỏ chip ít nhất còn có thể tiếp tục thêm mười năm.
Liên kết tham khảo:
[1]https://newsroom.ibm.com/2026-06-25-ibm-debuts-worlds-first-sub-1-nanometer-chip-technology
Bài viết từ tài khoản WeChat công cộng "QbitAI", tác giả: Mộng Thần
