τ Scaling: новый двигатель роста от Huawei для пост-муровской эпохи
За последние 60 лет прогресс в полупроводниковой отрасли двигал закон Мура, подразумевавший уменьшение размеров транзисторов. Однако этот путь исчерпал себя: на техпроцессах тоньше 7 нм выгоды резко падают, а стоимость проектирования и производства растёт.
Команда Huawei Semiconductor за 6 лет и на основе 381 серийного чипа предложила новое направление — τ Scaling (тау-скейлинг). Вместо миниатюризации ключевой целью становится оптимизация времени — сжатие временны́х задержек (τ) на всех уровнях, от переключения транзистора (пикосекунды) до выполнения задачи в ЦОД (секунды), охватывая 12 порядков величины.
Теория τ Scaling фокусируется на четырёх уровнях: транзистор (скорость переключения), схемы (задержка передачи сигнала), чип (время вычислений и доступа к памяти) и система (сквозное время связи и синхронизации). Цель — совместная оптимизация процесса, схемотехники, архитектуры и системного дизайна.
**В мобильных устройствах** реализуется как LogicFolding (логическое свёртывание): вертикальное 3D-наслаивание чипов с ультраточным гибридным соединением. Это позволяет без перехода на более тонкий техпроцесс увеличить плотность транзисторов на 55%, энергоэффективность на 41% и тактовую частоту.
**В AI-дата-центрах** главная задача — сокращение задержек при перемещении данных, на которое приходится 80% энергопотребления. Решения включают:
* **Unified Bus:** Упрощённая шина, сокращающая время удалённого доступа с десятков микросекунд до ~100 наносекунд.
* **Hi-ONE:** Оптическая межсоединения пропускной способностью 8 Тб/с, позволяющая увеличить расстояние соединений с 1 до 100 метров.
* **3D Folding:** 3D-упаковка для синхронного масштабирования вычислительных мощностей, памяти, питания и оптических интерфейсов.
Наступает эпоха повторной конвергенции логики и памяти, где ключевую роль играют 3D-интеграция и передовые методы упаковки. Остаются вызовы: адаптация EDA-инструментов для 3D-дизайна, оптимизация потерь в вертикальных соединениях и разработка новых стандартов измерения.
**Вывод:** Эпоха масштабирования по размеру (закон Мура) завершается. Ей на смену приходит эпоха масштабирования по времени (τ Scaling). Путём 3D-упаковки, оптимизации архитектуры и межсоединений можно достигать непрерывного роста производительности и эффективности, не полагаясь исключительно на передовую литографию. Это станет основной траекторией развития полупроводников на ближайшее десятилетие.
marsbit05/25 05:35
