С продолжающимся взрывным ростом потребности в обучении и логическом выводе больших моделей ИИ, узкое место в производительности чипов для вычислений сместилось с вычислительных блоков на пропускную способность памяти, что делает HBM (высокоскоростную память с высокой пропускной способностью) ключевым элементом, ограничивающим итерации высокопроизводительного аппаратного обеспечения ИИ. На международной конференции по передовым технологиям чипов HotChips 2026 два мировых лидера в производстве памяти — Samsung и SK Hynix — впервые раскрыли дорожную карту развития следующего поколения технологии HBM4, изменив привычную логику итераций, которая использовалась в отрасли в течение многих лет.
В отличие от предыдущего простого повышения скорости DRAM и увеличения количества слоев, архитектура нового поколения HBM4 полностью переходит к трем инновационным направлениям: переход на логический технологический процесс в базовой микросхеме (Base Die), гибридная сборка 3D-стеков и гетерогенная гибридная упаковка по технологии EMIB. За технической эволюцией скрывается трансформация HBM из отдельного запоминающего устройства в единую систему «память+логика+упаковка+IP+EDA».
От ускорения кристаллов до оптимизации системы: смена логики эволюции HBM
В циклах итераций предыдущих версий HBM3 и HBM3E технологические усовершенствования были относительно фиксированными и в основном сосредоточены на самих ячейках памяти DRAM: путем увеличения скорости передачи отдельного кристалла, увеличения количества слоев стека и оптимизации структуры межсоединений с микровыступами достигалось устойчивое повышение общей пропускной способности. В этой системе нижний Base Die выполнял лишь простые функции передачи сигналов, распределения питания и вспомогательного тестирования, играя пассивную роль сигнального моста. Технологическая архитектура долгое время использовала унаследованный зрелый процесс производства памяти и не требовала масштабных обновлений. Технологические барьеры и узкие места в производстве продукта HBM были полностью сосредоточены в процессе изготовления DRAM.
Однако с экспоненциальным ростом потребностей в вычислительной мощности ИИ эффект от традиционной модели итераций быстро уменьшается. В сценариях с чрезвычайно высокой пропускной способностью простое повышение скорости DRAM приводит к серьезным проблемам с перекрестными помехами сигналов, резкому росту энергопотребления, временному сдвигу и т.д. Оптимизация в двухмерной плоскости уже не может адаптироваться к сверхвысоким вычислительным нагрузкам. Для решения этой ключевой проблемы отрасли на конференции HotChips 2026 Samsung и SK Hynix одновременно представили совершенно новые технические идеи, четко определив, что главной точкой прорыва в эпоху HBM4 станет не ячейка памяти, а системная реконструкция базового кристалла (Base Die).
Две компании продемонстрировали заметно различающиеся технологические подходы. В своем выступлении на HotChips Samsung раскрыла, что в продуктах HBM4/HBM4E Base Die будет использовать собственный 4-нанометровый логический процесс, а C-Die — узел 1c DRAM. Пиковая скорость передачи на вывод достигнет 11,7 Гбит/с, с возможностью увеличения до 13 Гбит/с, а пропускная способность одного стека может достигать 3,3 ТБ/с. Благодаря преимуществам высокой плотности транзисторов в логическом процессе, Base Die может интегрировать схемы PHY с более высокой производительностью, модули коррекции ошибок сигналов и блоки управления питанием, значительно улучшая целостность высокоскоростных сигналов и решая проблемы временных нарушений при сверхвысокой пропускной способности. В то же время в архитектурном проекте Samsung четко указано, что часть логики управления памятью будет перемещена в Base Die, эффективно освобождая площадь кристалла GPU для расширения вычислительных блоков.
SK Hynix выбрала модель итераций с разделением труда и сотрудничеством, решив работать с TSMC: Base Die будет использовать 12-нанометровый логический процесс TSMC. По сравнению с полностью самостоятельной логической архитектурой Samsung, решение SK Hynix больше ориентировано на стабильность массового производства, оптимизируя сети питания и структуры теплопроводности Base Die для удовлетворения потребностей в теплоотводе и нагрузке для сверхвысоких стековых архитектур с 12 и даже 16 слоями. Различия в двух подходах означают, что внутренняя логическая архитектура Base Die в HBM4 больше не будет единообразной. Продукты разных производителей будут иметь естественные различия в процессе, производительности и сценариях применения, что добавляет новую сложность для последующей адаптации цепочек поставок и итераций проектирования чипов.
Переход Base Die на логический процесс приносит множественные преимущества. Логический процесс позволяет достичь более высокой плотности транзисторов, улучшается целостность сигналов и управление энергопотреблением схем PHY, что позволяет выдерживать удвоенную ширину шины ввода-вывода в 2048 бит в HBM4. Кроме того, дополнительная площадь кристалла Base Die создает аппаратное пространство для вычислений вблизи памяти (near-memory computing). HBM перестает быть просто контейнером для данных и может выполнять простую предварительную обработку данных внутри памяти, снижая нагрузку на перемещение данных в архитектуре фон Неймана. Однако цена также значительна: HBM больше не является продуктом, который производители памяти могут полностью замкнуть в собственной цепочке. Мощности по производству логики, возможности проектирования IP, совместное моделирование между процессами — все это становится ограничивающими условиями для массового производства HBM. Производителям DRAM необходимо тесно сотрудничать с фабриками по производству логики, циклы проектирования, верификации и производства удлиняются, а сложность цепочки поставок возрастает в разы.
Параллельное развитие нескольких путей передовой упаковки
Другой ключевой сигнал, прозвучавший на HotChips 2026: маршруты системной интеграции и упаковки HBM становятся разнообразнее. CoWoS от TSMC больше не является единственным решением, на сцену выходят гибридные схемы упаковки, а технологии склеивания внутри стека переходят к гибридной сборке 3D-стеков.
SK Hynix в своем выступлении подтвердила, что оценивает технологию EMIB (Embedded Multi-die Interconnect Bridge) от Intel для системной интеграции 2,5D между HBM4 и вычислительными чипами. Традиционный CoWoS полагается на цельный большой кремниевый интерпозер для всех соединений между GPU и HBM. Он обеспечивает отличную производительность, но интерпозер дорогой, и, кроме того, из-за ограничений размера маски литографического оборудования сложно расширять производственные мощности. Глобальные мощности CoWoS долгое время находятся в состоянии дефицита, ведущие клиенты приоритетно блокируют мощности, а другим производителям приходится долго ждать своей очереди на производственной линии. EMIB отказывается от цельного кремниевого интерпозера, встраивая микроскопические кремниевые мостики только в местах взаимодействия сигналов между чипами, при этом большая часть разводки осуществляется на органической подложке, а локальные кремниевые мостики обеспечивают высокоплотную высокоскоростную передачу сигналов. Эта схема может снизить стоимость упаковки, преодолеть ограничения размера маски и обеспечить интеграцию большего количества чипов большего размера. Google TPU уже включила EMIB в список вариантов для следующего поколения.
Однако EMIB не означает прямой замены CoWoS. В сценариях с чрезвычайно высокой плотностью сигналов локальные кремниевые мостики EMIB по-прежнему уступают цельному кремниевому интерпозеру по потерям сигнала и целостности питания. Позиционирование SK Hynix заключается в том, чтобы рассматривать EMIB как важное дополнение, а не как полную замену. Высокопроизводительные чипы для обучения по-прежнему будут в приоритете использовать CoWoS, а для среднего и высокого уровня логического вывода, ускорителей с высокой производительностью можно использовать схему EMIB для смягчения давления на мощности упаковки, создавая ситуацию параллельного существования двух путей.
Что касается внутренней части стека HBM, то есть технологии склеивания между многослойными кристаллами DRAM, в настоящее время происходит переход от MR-MUF к гибридной сборке. В массовых версиях HBM4 на данном этапе по-прежнему преобладают схемы MR-MUF и термокомпрессионной бесфлюсовой сборки (TCNCF), использующие микровыступы для межслойных соединений. Однако по мере увеличения количества слоев стека до 16 микровыступы достигают физических пределов по шагу, тепловому сопротивлению и энергопотреблению. Гибридная сборка (Hybrid Bonding) по сравнению с процессом MR-MUF не только позволяет увеличить толщину основного кристалла на 24%, уменьшить шаг TSV до менее 18 микрометров, но и значительно снизить тепловое сопротивление на 35% при увеличении количества слоев стека. Ожидается, что эта технология впервые будет внедрена в HBM5, ориентированной на сверхвысокие стеки из 16, 20 и более слоев.
Тем не менее, гибридная сборка в настоящее время находится на этапе мелкосерийной проверки, проблемы с контролем выхода годных изделий, стоимостью оборудования, обработкой тонких пластин — все это остается вызовом. В 2026 году она не будет массово коммерциализирована. В отрасли普遍 ожидается, что масштабное внедрение гибридной сборки произойдет в версиях HBM4E и поколении HBM5 в 2027-2028 годах.
Это создает очень особую переходную технологическую фазу для индустрии HBM: в новом продукте HBM4 внешняя системная интеграция первой начинает исследовать разнообразие гетерогенной упаковки по технологии EMIB, чтобы смягчить давление на мощности передовой упаковки; внутренняя укладка DRAM по-прежнему придерживается зрелого термокомпрессионного процесса MR-MUF для обеспечения стабильности массового производства, а гибридная сборка используется только для предварительных исследований и планирования. Синхронное продвижение множества технологических маршрутов, сосуществование старых и новых процессов значительно увеличивает неопределенность при выборе технологий для HBM4 на текущем этапе.
Кроме того, теплоотвод официально становится ключевой проблемой, которую невозможно обойти для высокостекированных HBM. Архитектура с 16 слоями значительно увеличивает общую тепловую нагрузку HBM. Накопление тепла напрямую приводит к снижению частоты пропускной способности и невозможности работы на полную производительность. Для решения этой проблемы две компании уже представили различные решения: SK Hynix представила решение iHBM со встроенным теплопроводящим компонентом, которое встраивает высокотеплопроводящий и электроизоляционный охлаждающий компонент в область D2D PHY HBM, создавая специальный путь отвода тепла, что позволяет дополнительно снизить тепловое сопротивление более чем на 30% и повысить стабильность работы системы. Samsung для будущих продуктов HBM5 планирует конструкцию с медными путями теплоотвода, чтобы на аппаратном уровне решить проблему теплоотвода для сверхвысоких стеков. Можно с уверенностью сказать, что будущий предел производительности высокостекированных продуктов HBM будет определяться не только параметрами пропускной способности и скорости, а напрямую зависеть от возможностей теплового менеджмента.
IP и 3D EDA становятся невидимыми, но ключевыми барьерами для HBM4
Сегодня ключевыми барьерами для HBM4 являются не только производство и упаковка, но и две области «мягких» компетенций: высокоскоростное IP и гетерогенные цепочки инструментов EDA, которые сейчас являются наиболее легко упускаемыми из виду, но критически важными узкими местами в отрасли. По мере того как скорость интерфейса HBM4 превышает 9 Гбит/с, а ширина шины ввода-вывода удваивается, сложность проектирования высокоскоростного IP для PHY и интерфейсов SerDes возрастает экспоненциально.
Высокоскоростное IP — это не просто проектирование схем. Оно требует глубокой адаптации к характеристикам ячеек DRAM, логической архитектуре Base Die, структуре разводки упаковки, а также совместного моделирования и отладки целостности сигналов и целостности питания. В настоящее время глобальные ресурсы зрелого массового высокоскоростного IP для HBM4高度 концентрируются, несколько зарубежных ведущих компаний, обладающих многолетним опытом производства, монополизировали рынок IP для основных вычислительных чипов. Для малых и средних разработчиков вычислительных решений и новых участников цепочек поставок невозможность получения зрелого высокоскоростного IP означает невозможность адаптации к архитектуре HBM4, что создает строгий входной барьер в отрасль.
В то же время слабое место в цепочках инструментов 3D гетерогенной EDA еще больше увеличивает сложность внедрения HBM4. HBM4 представляет собой типичную гетерогенную интегрированную систему с несколькими технологическими процессами и несколькими кристаллами: логическое основание, стек памяти, упаковка с кремниевыми мостиками/интерпозерами относятся к разным технологическим системам. Традиционные двумерные раздельные инструменты EDA не могут выполнять совместное моделирование между кристаллами и процессами. В сценариях трехмерной укладки электрические, тепловые и механические эффекты взаимосвязаны, и отклонение в моделировании на одном этапе может привести к провалу сходимости всего проекта.
В текущем основном процессе проектирования в отрасли существует очевидная проблема разрозненности: данные начального логического проектирования, промежуточной физической реализации и последующего моделирования упаковки не могут быть использованы повторно и обменяны, что приводит к чрезвычайно высоким затратам на итерации. HotChips 2026 четко указала, что масштабное внедрение HBM4 в высокой степени зависит от интегрированной цепочки инструментов для совместного проектирования 3DIC, которая может обеспечить полный цикл взаимодействия между проектированием, технологическим процессом, упаковкой и моделированием мультифизических полей. Способность адаптации инструментов EDA, совместимость отладки высокоскоростного IP напрямую определяют выход годных изделий и пределы производительности HBM4 при массовом производстве, что также является ключевым технологическим барьером, который в настоящее время трудно преодолеть малым и средним компаниям.
В целом, эта конференция полностью наметила новый путь эволюции индустрии HBM: прощание с традиционной моделью итераций отдельных аппаратных компонентов и переход в эпоху системной конкуренции, характеризующейся совместным развитием архитектуры, упаковки, технологических процессов, программно-аппаратной экосистемы. Различные технологические подходы Samsung и SK Hynix нарушили давнюю стандартизированную структуру отрасли. Длительное сосуществование старых и новых процессов, стратификация технологий по сценариям использования и победа за счет системных возможностей станут ключевой нормой развития на рынке HBM в ближайшие 2-3 года, переписывая правила конкуренции в индустрии памяти для ИИ.
Эта статья из WeChat Official Account «半导体产业纵横» (ID: ICViews), автор: Цзыхао (子皓)
