Dengan kebutuhan pelatihan dan inferensi model AI besar yang terus meledak, hambatan kinerja chip komputasi telah bergeser dari unit pemrosesan ke bandwidth memori. HBM (High Bandwidth Memory) telah menjadi kunci inti yang membatasi iterasi perangkat keras AI kelas atas. Pada konferensi teknologi chip kelas atas internasional HotChips2026, dua pemimpin memori global, Samsung dan SK Hynix, secara kolektif mengungkapkan roadmap evolusi teknologi untuk HBM4 generasi berikutnya, meruntuhkan logika iterasi HBM yang telah digunakan industri selama bertahun-tahun.
Dibandingkan dengan peningkatan kecepatan DRAM dan jumlah lapisan penumpukan yang sederhana di masa lalu, arsitektur HBM4 generasi baru sepenuhnya beralih ke tiga arah inovasi utama: peningkatan proses logika Base Die, penumpukan 3D hybrid bonding, dan kemasan heterogen hibrida EMIB. Di balik iterasi teknologi ini, terdapat transformasi HBM dari perangkat memori tunggal menjadi sistem terintegrasi 'memori + logika + kemasan + IP + EDA'.
Dari Akselerasi Butir ke Optimasi Sistem, Logika Evolusi HBM Berpindah
Dalam siklus iterasi HBM3 dan HBM3E sebelumnya, logika peningkatan teknologi industri relatif tetap. Optimasi inti berfokus pada butir memori DRAM itu sendiri, melalui peningkatan kecepatan transfer per butir, penambahan lapisan penumpukan, dan pengoptimalan struktur interkoneksi micro bump, untuk mencapai peningkatan bandwidth keseluruhan yang stabil. Dalam sistem ini, Base Die di bagian bawah hanya berfungsi sebagai jembatan sinyal pasif, menangani fungsi sederhana seperti relai sinyal, distribusi daya, dan bantuan pengujian. Arsitektur proses telah lama menggunakan proses derivatif memori yang matang, tidak memerlukan iterasi besar-besaran. Hambatan teknologi dan kemacetan produksi produk HBM sepenuhnya terkonsentrasi pada tahap manufaktur DRAM.
Namun, dengan pertumbuhan eksponensial kebutuhan daya komputasi AI, efek marjinal dari mode iterasi tradisional dengan cepat berkurang. Dalam skenario bandwidth ultra-tinggi, sekadar meningkatkan kecepatan DRAM akan menyebabkan masalah serius seperti crosstalk sinyal, lonjakan konsumsi daya, dan pergeseran timing. Optimasi bidang dua dimensi tidak lagi dapat mengikuti beban komputasi yang sangat besar. Menanggapi titik sakit industri ini, pada HotChips2026, Samsung dan SK Hynix secara bersamaan merilis pemikiran teknologi baru, menjelaskan bahwa titik terobosan inti di era HBM4 bukan lagi pada butir memori, tetapi pada rekonstruksi sistemik Base Die di lapisan dasar.
Kedua produsen membentuk jalur teknologi yang jelas berbeda. Samsung dalam presentasi HotChips-nya mengungkapkan bahwa produk HBM4/HBM4E-nya menggunakan proses logika 4nm miliknya sendiri untuk Base Die, CDie menggunakan node 1cDRAM, dengan kecepatan pin tertinggi mencapai 11.7Gbps, dapat ditingkatkan hingga 13Gbps, dan bandwidth per stack dapat mencapai 3.3TB/s. Melalui keunggulan transistor berdensitas tinggi dari proses logika, Base Die dapat mengintegrasikan sirkuit PHY berkinerja lebih tinggi, modul koreksi kesalahan sinyal, dan unit manajemen daya, secara signifikan mengoptimalkan integritas sinyal kecepatan tinggi, dan memecahkan masalah kekacauan timing pada bandwidth ultra-tinggi. Pada saat yang sama, Samsung dalam desain arsitekturnya menjelaskan bahwa sebagian logika kontrol memori akan diturunkan ke Base Die, secara efektif membebaskan area silikon di sisi GPU, memberikan ruang untuk ekspansi unit komputasi.
SK Hynix mengadopsi mode iterasi kolaboratif dengan pembagian kerja, memilih bekerja sama dengan TSMC. Base Die menggunakan proses logika 12nm TSMC. Dibandingkan dengan arsitektur logika mandiri penuh Samsung, skema SK Hynix lebih menekankan stabilitas produksi massal, dengan mengoptimalkan jaringan pasokan daya Base Die dan struktur konduksi termal, untuk menyesuaikan kebutuhan pendinginan dan beban arsitektur penumpukan ultra-tinggi 12 lapis bahkan 16 lapis. Diferensiasi kedua jalur ini berarti arsitektur logika internal Base Die HBM4 tidak lagi seragam. Produk dari produsen yang berbeda akan memiliki perbedaan alami dalam proses, kinerja, dan skenario adaptasi, menambah tingkat kesulitan baru untuk adaptasi rantai pasok dan iterasi desain chip selanjutnya.
Beralih ke proses logika untuk Base Die membawa banyak keuntungan. Proses logika dapat mencapai kepadatan transistor yang lebih tinggi, integritas sinyal sirkuit PHY dan kontrol daya dapat dioptimalkan, mampu menangani lebar I/O 2048-bit HBM4 yang berlipat ganda. Pada saat yang sama, area silikon cadangan di Base Die membawa ruang perangkat keras untuk komputasi dekat-memori (near-memory computing). HBM tidak lagi hanya berfungsi sebagai wadah data, tetapi dapat menyelesaikan pra-pemrosesan data sederhana di dalam memori, meringankan tekanan pemindahan data pada arsitektur von Neumann. Namun, konsekuensinya juga signifikan: HBM bukan lagi produk yang dapat diselesaikan secara tertutup sepenuhnya oleh produsen memori. Kapasitas produksi logika (foundry), kemampuan desain IP, dan simulasi kolaboratif lintas proses, semuanya menjadi kendala untuk produksi massal HBM. Produsen DRAM perlu berkolaborasi secara mendalam dengan foundry logika. Siklus desain, verifikasi, dan tape-out menjadi lebih panjang, kompleksitas rantai pasok meningkat berlipat ganda.
Berbagai Jalur Kemasan Lanjutan Berjalan Bersamaan
Sinyal kunci lain yang dirilis HotChips2026 adalah jalur integrasi sistem/kemasan HBM sedang menuju diversifikasi. CoWoS TSMC bukan lagi satu-satunya solusi, skema kemasan hibrida naik panggung, dan teknologi bonding internal penumpukan beralih ke penumpukan 3D hybrid bonding.
SK Hynix dalam presentasinya mengonfirmasi sedang mengevaluasi teknologi EMIB (Embedded Multi-die Interconnect Bridge) Intel, untuk integrasi sistem 2.5D antara HBM4 dan chip komputasi. CoWoS tradisional mengandalkan interposer silikon area besar untuk menyelesaikan semua interkoneksi sinyal antara GPU dan HBM. Kinerjanya unggul, tetapi biaya interposer mahal, dan dibatasi oleh ukuran reticle lithographer, sehingga sulit untuk memperluas kapasitas produksi. Kapasitas CoWoS global telah lama dalam kondisi kekurangan pasokan. Pelanggan utama mengunci kapasitas terlebih dahulu, sementara produsen lain harus antri lama untuk mendapatkan slot produksi. EMIB meninggalkan interposer silikon utuh, hanya menyematkan jembatan silikon mikro di area lokal tempat interaksi sinyal chip terjadi. Substrat organik menangani sebagian besar routing, sementara jembatan silikon lokal menyelesaikan transmisi sinyal kecepatan tinggi berdensitas tinggi. Skema ini dapat mengurangi biaya kemasan, melampaui batasan ukuran reticle, dan mencapai integrasi multi-chip skala lebih besar. Google TPU telah memasukkan EMIB ke dalam daftar pilihan skema generasi berikutnya.
Tapi EMIB tidak berarti langsung menggantikan CoWoS. Pada skenario sinyal berdensitas sangat tinggi, jembatan silikon lokal EMIB masih memiliki kesenjangan dalam hal loss sinyal dan integritas daya dibandingkan dengan interposer silikon penuh. Posisi SK Hynix adalah menggunakan EMIB sebagai jalur pelengkap penting, bukan pengganti total. Chip pelatihan kelas atas masih akan memprioritaskan CoWoS, sementara akselerator inferensi menengah-atas dan komputasi besar dapat menggunakan skema EMIB untuk meredakan tekanan kapasitas kemasan, membentuk situasi dual-track paralel.
Di dalam penumpukan HBM, yaitu teknologi bonding antara beberapa lapis DRAM Die, sedang berada dalam periode transisi dari MR-MUF ke hybrid bonding. Versi produksi massal HBM4 saat ini masih menggunakan skema MR-MUF, TCNCF (thermal compression non-conductive film) sebagai arus utama, mengandalkan micro bump untuk interkoneksi antar lapisan. Namun, seiring jumlah lapisan penumpukan menuju 16 lapis, jarak pitch, tahanan termal, dan konsumsi daya micro bump secara bertahap mencapai batas fisik. Hybrid Bonding dibandingkan dengan proses MR-MUF, tidak hanya dapat meningkatkan ketebalan chip inti hingga 24%, mengurangi pitch TSV menjadi di bawah 18 mikron, tetapi juga dapat mengurangi tahanan termal secara signifikan sebesar 35% ketika jumlah lapisan penumpukan bertambah. Teknologi ini diperkirakan akan diadopsi paling awal pada HBM5, menargetkan penumpukan ultra-tinggi 16 hingga 20 lapis ke atas.
Namun, hybrid bonding saat ini masih dalam tahap validasi produksi skala kecil. Tantangan seperti kontrol hasil (yield), biaya peralatan, dan penanganan wafer tipis masih ada. Pada tahun 2026 tidak akan dikomersialkan secara massal. Industri umumnya memperkirakan versi iterasi HBM4E atau generasi HBM5 pada tahun 2027-2028 akan menyaksikan adopsi skala besar hybrid bonding.
Ini juga menciptakan bentuk transisi teknologi yang sangat spesial dalam industri HBM saat ini: Produk HBM4 generasi baru, integrasi sistem eksternal mengambil inisiatif untuk menjelajahi diversifikasi kemasan heterogen EMIB, untuk meredakan tekanan kapasitas kemasan kelas atas; Penumpukan DRAM internal tetap mempertahankan proses thermal compression MR-MUF yang matang untuk menjamin stabilitas produksi massal, sementara hybrid bonding hanya dipersiapkan sebagai penelitian pendahuluan. Berbagai jalur teknologi berjalan bersamaan, proses lama dan baru berdampingan, secara signifikan memperbesar ketidakpastian pemilihan teknologi HBM4 pada tahap ini.
Selain itu, manajemen termal secara resmi menjadi titik kunci yang tak terhindarkan untuk HBM penumpukan ultra-tinggi. Arsitektur penumpukan 16 lapis membuat beban termal keseluruhan HBM melonjak drastis. Akumulasi panas akan langsung menyebabkan penurunan frekuensi (thermal throttling) dan bandwidth tidak dapat berjalan penuh. Menanggapi titik sakit ini, kedua produsen telah menawarkan solusi yang berbeda: SK Hynix meluncurkan skema iHBM (internal heat dissipation) dengan komponen konduktif termal bawaan, dengan menyematkan komponen pendingin konduktif termal tinggi dan isolasi listrik di area D2D PHY HBM, membangun jalur pendinginan khusus, yang dapat mengurangi tahanan termal lebih dari 30%, meningkatkan stabilitas operasi sistem. Samsung merencanakan desain jalur pendinginan tembaga untuk produk HBM5 jangka panjang, memecahkan masalah pendinginan penumpukan ultra-tinggi dari tingkat struktur perangkat keras. Dapat dipastikan, batas atas kinerja produk HBM penumpukan tinggi di masa depan tidak lagi hanya ditentukan oleh parameter bandwidth dan kecepatan, tetapi secara langsung ditentukan oleh kemampuan manajemen termal.
IP dan 3D EDA Menjadi Ambang Batas Inti Tersembunyi HBM4
Saat ini, hambatan inti HBM4 tidak hanya pada manufaktur dan kemasan, tetapi telah meluas ke dua tautan kemampuan lunak: IP kecepatan tinggi dan toolchain EDA heterogen, yang menjadi titik tersumbat yang paling mudah diabaikan namun paling kritis dalam industri saat ini. Dengan kecepatan antarmuka HBM4 melampaui 9Gbps dan lebar I/O yang berlipat ganda, kesulitan desain IP PHY kecepatan tinggi dan antarmuka SerDes meningkat secara eksponensial.
IP kecepatan tinggi bukan sekadar desain sirkuit sederhana. Ia perlu beradaptasi secara mendalam dengan karakteristik butir DRAM, arsitektur logika Base Die, dan struktur routing kemasan, serta menyelesaikan simulasi dan debugging bersama untuk integritas sinyal dan integritas daya. Saat ini, sumber daya IP kecepatan tinggi HBM4 yang matang dan siap produksi massal sangat terkonsentrasi secara global. Beberapa produsen kepala luar negeri, dengan akumulasi pengalaman tape-out selama bertahun-tahun, memonopoli pasar IP pendukung untuk chip komputasi arus utama. Bagi perusahaan desain komputasi menengah-kecil dan pemain rantai pasok baru, ketidakmampuan untuk memperoleh IP kecepatan tinggi yang matang berarti tidak dapat mengadaptasi arsitektur HBM4, langsung membentuk hambatan masuk industri yang ketat.
Pada saat yang sama, kelemahan toolchain EDA 3D heterogen semakin memperbesar kesulitan implementasi HBM4. HBM4 adalah sistem integrasi heterogen khas multi-proses, multi-die. Basis logika, penumpukan memori, dan kemasan silicon bridge/interposer berasal dari sistem proses yang berbeda. Alat EDA 2D tradisional yang terpisah tidak dapat menyelesaikan simulasi kolaboratif lintas die dan lintas proses. Dalam skenario penumpukan 3D, efek elektrik, termal, dan mekanik saling terkopel. Deviasi simulasi pada satu tautan dapat menyebabkan kegagalan konvergensi desain keseluruhan.
Alur desain arus utama industri saat ini memiliki masalah fragmentasi yang jelas. Data desain logika front-end, implementasi fisik mid-end, dan simulasi kemasan back-end tidak dapat dipertukarkan dan digunakan kembali, sehingga biaya iterasi sangat tinggi. HotChips2026 dengan jelas menunjukkan bahwa implementasi skala besar HBM4 sangat bergantung pada toolchain desain kolaboratif 3DIC terintegrasi, yang dapat mencapai keterkaitan alur kerja penuh mulai dari desain, proses, kemasan, hingga simulasi multi-fisika. Kemampuan adaptasi alat EDA dan kompatibilitas debugging IP kecepatan tinggi secara langsung menentukan yield produksi massal dan batas atas kinerja HBM4, dan juga merupakan hambatan teknologi inti yang sulit ditembus oleh produsen menengah-kecil pada tahap ini.
Secara keseluruhan, konferensi ini menggambarkan dengan lengkap jalur evolusi baru industri HBM: Meninggalkan mode iterasi perangkat keras titik-tunggal tradisional, melangkah ke era kompetisi sistem dengan peningkatan kolaboratif arsitektur, kemasan, proses, dan ekosistem perangkat keras-lunak. Jalur teknologi berbeda Samsung dan SK Hynix telah meruntuhkan pola standarisasi industri jangka panjang. Koeksistensi panjang proses lama dan baru, stratifikasi teknologi berdasarkan skenario, dan penentuan oleh kemampuan sistem, akan menjadi norma inti perkembangan jalur HBM selama 2-3 tahun ke depan, menulis ulang aturan kompetisi industri memori AI.
Artikel ini berasal dari akun WeChat publik "Semiconductor Industry Review" (ID: ICViews), penulis: Zihao
