Selama 60 tahun terakhir, kemajuan industri semikonduktor didorong oleh penyusutan ukuran transistor (Hukum Moore), yang semakin kecil, padat, dan murah.
Tapi jalan ini sekarang sudah tidak bisa dilanjutkan:
- Manfaat proses di bawah 7nm anjlok drastis
- Biaya mesin lithografi sangat mahal
- Biaya desain chip tunggal untuk proses canggih melebihi 10 miliar dolar AS
- Biaya per transistor tidak turun malah naik
Tim semikonduktor Huawei, melalui 6 tahun dan 381 chip produksi massal, telah memverifikasi arah baru:
Tidak fokus pada ukuran, tetapi fokus pada waktu.
Mengusulkan teori τ Scaling (τ Scaling):
Menggunakan "waktu" sebagai indikator optimasi inti, mengompresi waktu karakteristik τ dari ujung ke ujung, dari pensakelaran transistor (pikodetik) hingga tugas pusat data (detik), mencakup 12 orde magnitudo.
Sederhananya:
Dulu siapa yang lebih kecil, sekarang siapa yang lebih cepat, latensi lebih rendah, efisiensi lebih tinggi.
一、Apa Sebenarnya τ Scaling Itu?
τ adalah delay / konstanta waktu di setiap lapisan, terbagi menjadi empat lapisan:
- Transistor: Kecepatan pensakelaran
- Sirkuit: Delay transmisi sinyal
- Chip: Delay komputasi, akses memori
- Sistem: Waktu sinkronisasi komunikasi ujung-ke-ujung
Tujuannya adalah menekan τ di seluruh stack secara bersamaan, mengoptimalkan proses, sirkuit, arsitektur, dan sistem dengan serangkaian indikator yang sama, tidak lagi bekerja sendiri-sendiri.
二、Implementasi di Sisi Ponsel: LogicFolding (Pelipatan Logika)
Tanpa meningkatkan proses, chip ditumpuk secara vertikal, menggunakan bonding hybrid super-presisi untuk mendistribusikan jalur kritis ke beberapa lapisan, setara dengan "menambahkan lantai" pada chip.
- Kepadatan transistor: Dalam satu generasi, dari 155→238 juta butir/mm², meningkat 55%
- Efisiensi energi: Naik 41%, frekuensi utama naik hampir 13%
- Frekuensi SRAM: Naik lebih dari 40%
- Kirin 2026 target frekuensi utama 3.1GHz, target 2029 adalah 4GHz
三、Implementasi di Pusat Data AI: Tekan Latensi di Seluruh Rantai
80% konsumsi energi dan 70% biaya klaster AI ada di pemindahan data, intinya adalah menekan waktu komunikasi.
1. Unified Bus (Bus Terpadu)
Menghilangkan protokol multi-layer, delay akses jarak jauh ditekan dari puluhan mikrodetik menjadi sekitar 100 nanodetik, 500 kali lebih cepat.
2. Interkoneksi Optik Hi-ONE
Modul tunggal 8Tb/s, mengganti kabel tembaga dengan serat optik, jarak diperluas dari 1 meter menjadi 100 meter, sesuai untuk klaster puluhan ribu kartu.
3. 3D Folding (Pelipatan 3D)
Mengatasi masalah kemasan 2.5D "luas area bertambah cepat, antarmuka tidak mengikuti", memindahkan memori, catu daya, port optik ke permukaan vertikal, berkembang sejalan dengan kapasitas komputasi.
- Prediksi: Integrasi perangkat keras AI akan meningkat lebih dari 100 kali lipat pada 2035
四、Fusi Ulang Logika dan Memori
Di masa lalu, CPU dan memori berkembang terpisah, di era AI sekarang pemindahan data lebih penting daripada komputasi, memori dan logika harus terintegrasi erat dalam 3D, daya tawar industri bergeser ke memori dan kemasan.
五、Tantangan yang Tersisa
- Perangkat EDA perlu beradaptasi dengan desain tumpukan 3D
- Perbedaan proses antar-wafer, rugi-rugi interkoneksi vertikal perlu dioptimalkan
- Membutuhkan standar efisiensi energi dan Benchmark baru yang sesuai
Kesimpulan
Era ukuran Hukum Moore telah berakhir, era penskalaan waktu telah dimulai.
Tidak perlu memaksakan diri dengan mesin lithografi tercanggih, dengan tumpukan 3D, arsitektur sistem, dan optimasi interkoneksi, kinerja dan efisiensi energi masih bisa terus ditingkatkan.
Ini akan menjadi jalur inti semikonduktor untuk 10 tahun ke depan.
