# Pucelette Articles associés

Le Centre d'actualités HTX fournit les derniers articles et analyses approfondies sur "Pucelette", couvrant les tendances du marché, les mises à jour des projets, les développements technologiques et les politiques réglementaires dans l'industrie crypto.

La "loi de fer" de l'équipement de puces est en train d'être brisée

Depuis longtemps, le pouvoir de négociation dans la chaîne d'approvisionnement des semi-conducteurs favorisait les clients. Les fabricants d'équipements subissaient des pressions pour réduire leurs prix, surtout lors des commandes répétées. Cependant, cette "loi" du marché acheteur est en train de s'inverser. Récemment, des fournisseurs d'équipements de SK Hynix ont même demandé une augmentation de prix de 3 à 4 %, un fait rare. Ce changement est dû au déséquilibre entre l'offre et la demande causé par l'essor de l'IA. L'expansion rapide des capacités de production est devenue cruciale pour répondre à la demande de puces AI, transformant l'accès aux équipements en une course prioritaire. Un exemple frappant est l'explosion de la demande pour les équipements de thermocompression (TCB), essentiels à la production de mémoires HBM4. Des sociétés comme Hanmi Semiconductor, Hanwha Semitech et ASMPT reçoivent d'importantes commandes. Bien que le *Hybrid Bonding* (collage hybride) soit considéré comme plus avancé, le TCB reste dominant pour le HBM4 grâce à sa maturité, prolongeant ainsi son cycle de vie. La pénurie s'étend également aux équipements de test, dont la production est freinée par le manque de composants clés comme les FPGA et les CPU, eux-mêmes captés par l'industrie des data centers pour l'IA. Cette dynamique signale le début d'un nouveau cycle majeur de croissance pour l'ensemble du secteur des équipements semi-conducteurs, porté par l'investissement dans l'IA. Les leaders des domaines de la logique avancée, du HBM et de l'emballage avancé (comme le CoWoS) détiennent désormais un pouvoir de négociation renforcé. Ils ne vendent plus simplement des machines, mais la capacité à matérialiser la production à l'ère de l'IA, redéfinissant ainsi les rapports de force dans l'industrie.

marsbit06/21 02:03

La "loi de fer" de l'équipement de puces est en train d'être brisée

marsbit06/21 02:03

La Loi de Tao (τ) propulse l'EDA sur le devant de la scène

Loi de Tao (τ) : Un nouveau principe chinois fait monter l’EDA sur le devant de la scène Le 25 mai 2026, lors de l'IEEE ISCAS, Huawei a présenté la "Loi de Tao (τ)", un nouveau principe directeur pour l'industrie des semi-conducteurs. Contrairement à la Loi de Moore axée sur la miniaturisation géométrique, la loi τ prône la "miniaturisation temporelle". Elle vise à optimiser la constante de temps τ à tous les niveaux (composant, circuit, puce, système) pour améliorer les performances de traitement de l'information, indépendamment du nœud de fabrication. Ce changement de paradigme replace l'EDA au cœur de la conception. Pour soutenir la loi τ, les outils EDA doivent évoluer au-delà des flux 2D traditionnels. Trois exigences majeures émergent : 1. **Conception 3D native et optimisation multiniveau** : Les flux "pseudo-3D" actuels sont insuffisants. Une véritable conception 3D, permettant une répartition flexible des cellules logiques à travers plusieurs puces (dies), est nécessaire pour des techniques comme le "Logic Folding". 2. **Optimisation STCO (System Technology Co-Optimization)** : Avec la coexistence des technologies Chiplet, 3DIC et Logic Folding, une approche systémique unifiée est cruciale pour optimiser conjointement l'architecture logique, la disposition physique, l'intégrité du signal et de l'alimentation, ainsi que les contraintes thermiques et mécaniques. 3. **Analyse couplée multi-physique** : L'analyse thermique, électrique et mécanique ne peut plus être menée de manière isolée dans les systèmes 3D empilés, nécessitant des outils de simulation intégrés. Ces défis représentent une opportunité pour les éditeurs d'EDA chinois, comme Huada Jiutian, qui a déjà développé une plateforme de vérification physique 3DIC complète, ou l'Université de Pékin, dont un prototype d'outil "vrai 3D" montre des améliorations significatives (réduction de 30% de la longueur des interconnexions, baisse de la température). La loi τ pourrait ainsi catalyser la transition de l'EDA chinois d'une collection d'outils ponctuels vers une base logicielle industrielle complète et intégrée, capable de répondre aux exigences de la miniaturisation temporelle.

marsbit06/12 13:44

La Loi de Tao (τ) propulse l'EDA sur le devant de la scène

marsbit06/12 13:44

Après la hausse de 32% de Marvell, une famille chinoise de puces émerge en arrière-plan

L'action de Marvell a bondi de 32,5% le 2 juin, atteignant un record historique, portée par la désignation de ses ASIC personnalisés et de ses interconnexions optiques comme « cœur de l'architecture des centres de données IA » par Jensen Huang, le PDG de Nvidia. Cette performance met en lumière la famille sino-américaine derrière la société : les frères et sœur Dai. Fondée en 1995 par Dai Weili, son mari Sehat Sutardja et son beau-frère Pantas Sutardja, Marvell n'est qu'une pièce d'un vaste réseau familial dans les semi-conducteurs. Le frère aîné, Dai Weimin, a fondé VeriSilicon (芯原), leader chinois de l'IP, cotée en Bourse. Le deuxième frère, Dai Weijin, a fondé Vivante (GPU IP), rachetée par VeriSilicon. Sur trois décennies, la famille a lancé ou investi dans au moins six sociétés majeures, dont deux introductions en Bourse et quatre acquisitions (comme Dream Big par Arm pour 265 M$ ou Alphawave par Qualcomm pour 2,4 G$). Leur portefeuille stratégique couvre désormais les points critiques de l'infrastructure IA : ASIC personnalisés (Marvell, VeriSilicon), IP d'interconnexion (Alphawave, BlueCheetah), usines d'assemblage avancé pour puces (Silicon Box, valorisée à plus de 10 Mds$), et composants clés comme les NPU ou les CPU RISC-V. Leur stratégie commune consiste à miser sur les composants essentiels aux standards ouverts (comme les chiplets), plutôt que de concurrencer directement les géants comme Nvidia. Cette approche a construit un écosystème discret mais puissant, estimé à plus de 22 milliards de dollars d'actifs liés à l'IA, réparti à travers l'Amérique, l'Asie et l'Europe. Marvell est leur étendard le plus visible, mais loin d'être leur seul atout dans la révolution de l'intelligence artificielle.

marsbit06/03 11:20

Après la hausse de 32% de Marvell, une famille chinoise de puces émerge en arrière-plan

marsbit06/03 11:20

Loi "Tao (τ)" de Huawei, et la liste exhaustive de ses sociétés clés

Le 25 mai 2026, He Tingbo, directrice du département des semi-conducteurs de Huawei, a officiellement présenté la « Loi de Tau » lors de la conférence ISCAS 2026. Cette initiative représente la première fois que la Chine propose un nouveau principe directeur pour le développement de l'industrie des semi-conducteurs à l'échelle mondiale. Contrairement à la loi de Moore, qui se concentre sur la miniaturisation géométrique des transistors, la Loi de Tau met l'accent sur la « miniaturisation temporelle ». Son objectif principal est de réduire continuellement le temps de propagation des signaux (la constante de temps τ) dans les circuits, sans dépendre exclusivement de la réduction extrême de la largeur des lignes. Le chemin de réalisation clé est le « repliement logique ». Cette technologie transforme la disposition des circuits d'une structure bidimensionnelle plane en une pile multicouche, remplaçant les longues interconnexions horizontales par des connexions verticales courtes. Cela permet de raccourcir considérablement le temps constant τ. Huawei a déjà conçu et mis en production de masse 381 puces suivant ce principe au cours des six dernières années. La société prévoit de lancer une puce Kirin utilisant la technologie de repliement logique à l'automne 2026. D'ici 2031, les puces haut de gamme basées sur la Loi de Tau devraient atteindre des performances équivalentes à un procédé de 1,4 nm. La mise en œuvre de la Loi de Tau repose sur plusieurs piliers industriels : 1. **Logiciels de conception (EDA)** : Essentiels pour l'optimisation des circuits. Des entreprises comme **Huada Jiutian**, **Primarius Technologies** et **Semi-Engine** fournissent des outils pour la conception, la simulation et la vérification. 2. **Chiplet et Packaging Avancé** : Le repliement logique nécessite des technologies d'empilement 3D et d'interconnexion verticale. Des sociétés telles que **Tongfu Microelectronics**, **JCET Group** et **Huatian Technology** sont des acteurs clés dans l'emballage avancé et les architectures Chiplet. 3. **Fonderie de fabrication** : L'optimisation doit être intégrée dans les procédés de fabrication. **SMIC**, leader national, ainsi que **Hua Hong Semiconductor** et **Nexchip**, sont les fonderies les plus susceptibles de produire les futures puces basées sur cette nouvelle approche. La Loi de Tau marque un virage stratégique pour Huawei et l'industrie chinoise des semi-conducteurs, privilégiant l'innovation architecturale et la co-optimisation conception/procédé pour franchir les limites de la miniaturisation traditionnelle.

marsbit05/25 11:37

Loi "Tao (τ)" de Huawei, et la liste exhaustive de ses sociétés clés

marsbit05/25 11:37

活动图片