# Transistor 3D Articles associés

Des puces gravées en 0,7 nm voient le jour, la loi de Moore revit

La loi de Moore est-elle sauvée ? IBM a dévoilé le premier procédé de fabrication de puces au monde en 0,7 nm, intégrant près de 100 milliards de transistors sur une surface de la taille d'un ongle, doublant ainsi la densité par rapport aux puces en 2 nm. Cette avancée franchit la barrière du 1 nm et approche l'échelle atomique, permettant soit une amélioration des performances de 50 %, soit une réduction de la consommation d'énergie de 70 %. Le cœur de cette innovation réside dans l'architecture "NanoStack" d'IBM, une conception pionnière de transistors empilés verticalement en trois dimensions à base de nanofeuillets. Cette technologie étend les précédentes avancées d'IBM, comme les transistors GAA (porte entourante totale) et VTFET (à transmission verticale). Le procédé consiste à superposer deux plaquettes de tranches de nanofeuillets, créant une structure 3D interconnectée verticalement. IBM a validé la faisabilité en laboratoire, démontrant notamment une réduction de 40 % de la surface des cellules SRAM, cruciale pour les puces IA. Face à la crise énergétique des centres de données liée à l'IA, le gain d'efficacité de 70 % répond à un besoin pressant. Bien qu'IBM ne fabrique plus de puces, il développe et licence ces technologies. Le calendrier de production envisage une commercialisation d'ici cinq ans, et l'architecture NanoStack pourrait prolonger la miniaturisation des puces pendant au moins une décennie.

marsbit06/26 13:10