Artículos Relacionados con Ley de Moore

El Centro de Noticias de HTX ofrece los artículos más recientes y un análisis profundo sobre "Ley de Moore", cubriendo tendencias del mercado, actualizaciones de proyectos, desarrollos tecnológicos y políticas regulatorias en la industria de cripto.

Aparece un chip de proceso de 0,7 nm, la Ley de Moore vuelve a la vida

¿Se puede salvar la Ley de Moore? IBM ha presentado la primera tecnología de chip del mundo con nodo de proceso de 0,7 nanómetros, integrando cerca de 100.000 millones de transistores en un espacio del tamaño de una uña, duplicando la densidad de los chips de 2 nm. Este avance, que supera por primera vez la barrera de 1 nm, ofrece una mejora del 50% en rendimiento o del 70% en eficiencia energética. El núcleo de este logro es la arquitectura "NanoStack" de IBM, un diseño tridimensional de transistores de nanoláminas apiladas verticalmente. Esta tecnología extiende la evolución desde FinFET a GAA y VTFET, superando problemas de fugas y optimizando por separado transistores n y p. El avance es crucial para la IA, donde la demanda de energía es un cuello de botella. Aunque IBM ya no fabrica chips, licencia esta tecnología. Se prevé que NanoStack entre en producción en los próximos 5 años y prolongue la miniaturización de chips durante al menos una década.

marsbit06/26 13:10

Aparece un chip de proceso de 0,7 nm, la Ley de Moore vuelve a la vida

marsbit06/26 13:10

¡Emergencia! Anthropic pide a todos que detengan la investigación en IA

La empresa de IA Anthropic ha publicado un extenso blog alertando sobre signos de "autoevolución" en sus sistemas, específicamente en Claude. Según datos internos, más del 80% del código de Anthropic ahora lo escribe Claude, frente a solo un dígito antes del lanzamiento de Claude Code. La productividad de los ingenieros se ha multiplicado por 8. La calidad también mejora rápidamente: en tareas de programación complejas, la tasa de éxito de Claude pasó del 26% al 76% en seis meses. La compañía introduce una nueva métrica, "duración de la tarea que una IA puede realizar de forma independiente", que se duplica cada 4 meses. Claude ya revisa automáticamente el código, detectando posibles errores. En investigación, Claude optimizó un código clave 52 veces, superando con creces a los humanos. En un experimento de seguridad de IA, redujo una brecha en un 97%, mucho más que los investigadores humanos. Anthropic plantea tres escenarios futuros: estancamiento, aceleración con control humano, o mejora recursiva autónoma (RSI), donde la IA diseñaría a la próxima generación de IA, con riesgos de desalineación. La empresa aboga por una desaceleración coordinada si existiera un mecanismo verificable, eco de preocupaciones similares expresadas recientemente por OpenAI.

marsbit06/05 00:30

¡Emergencia! Anthropic pide a todos que detengan la investigación en IA

marsbit06/05 00:30

τ Scaling: El nuevo motor de crecimiento diseñado por Huawei para la era post-Moore

Durante décadas, el sector de los semiconductores avanzó reduciendo el tamaño de los transistores, pero la Ley de Moore toca a su fin ante costos explosivos y rendimientos decrecientes. El equipo de Huawei propone una nueva dirección tras seis años de investigación: el "τ Scaling" (Escalado Tau). En lugar de miniaturizar, la teoría se centra en optimizar el "tiempo" (τ) como métrica clave. Busca comprimir la latencia a través de toda la pila tecnológica, desde el tiempo de conmutación de los transistores (picosegundos) hasta las tareas a nivel de sistema (segundos), abarcando 12 órdenes de magnitud. La implementación adopta dos enfoques principales: * **En móviles (LogicFolding):** Mediante apilamiento 3D de chips y uniones híbridas de alta precisión, se optimizan las rutas críticas. Los resultados muestran aumentos del 55% en densidad de transistores, 41% en eficiencia energética y 13% en frecuencia base, apuntando a 4 GHz para 2029. * **En centros de datos de IA:** Se ataca la latencia en comunicación, donde reside el mayor gasto energético y de costos. Soluciones como un *Unified Bus* (reduciendo latencia remota 500x), interconexiones ópticas Hi-ONE (8Tb/s) y el *3D Folding* para integrar memoria y energía, permiten escalar clústeres de IA. Se prevé una mejora de más de 100x en integración del hardware para 2035. El camino implica desafíos como adaptar herramientas de diseño EDA, mejorar procesos de apilamiento 3D y establecer nuevos estándares de medición. La conclusión es clara: ha terminado la era de escalar por tamaño y comienza la de escalar por tiempo. La innovación futura dependerá de la integración 3D, la arquitectura de sistemas y la optimización de interconexiones, abriendo un camino más allá de la dependencia exclusiva de la litografía extrema.

marsbit05/25 05:37

τ Scaling: El nuevo motor de crecimiento diseñado por Huawei para la era post-Moore

marsbit05/25 05:37

活动图片

Categorías popularesright-arrow

Etiquetas Popularesright-arrow