Durante los últimos 60 años, la industria de semiconductores ha avanzado reduciendo el tamaño de los transistores (Ley de Moore), haciéndolos cada vez más pequeños, densos y baratos.
Pero este camino ya no es viable:
- Los beneficios del proceso por debajo de 7nm se desploman.
- El costo de las máquinas de litografía es astronómico.
- El coste de diseño de un chip de proceso avanzado supera los 10.000 millones de dólares.
- El costo por transistor ya no baja, sino que sube.
El equipo de semiconductores de Huawei, tras 6 años y la verificación con 381 chips producidos en masa, ha identificado una nueva dirección:
No competir por el tamaño, sino por el tiempo.
Propone la teoría de la Escalado τ (τ Scaling):
Tomar el "tiempo" como el indicador central de optimización, comprimiendo el tiempo característico τ en toda la cadena, desde la conmutación del transistor (picosegundos) hasta las tareas del centro de datos (segundos), abarcando 12 órdenes de magnitud.
En pocas palabras:
Antes se competía por quién era más pequeño, ahora por quién es más rápido, tiene menor latencia y mayor eficiencia.
一、¿Qué es exactamente la Escalado τ?
τ es el retardo/constante de tiempo en cada capa, dividida en cuatro niveles:
- Transistor: velocidad de conmutación.
- Circuito: retardo de transmisión de señales.
- Chip: retardo de cálculo y acceso a memoria.
- Sistema: tiempo de sincronización de comunicación extremo a extremo.
El objetivo es reducir τ en toda la pila (stack), optimizando proceso, circuito, arquitectura y sistema con el mismo conjunto de métricas, sin trabajar cada uno por su lado.
二、Implementación en dispositivos móviles: LogicFolding (Plegado Lógico)
Sin actualizar el proceso de fabricación, se apilan chips verticalmente, utilizando uniones híbridas de ultra precisión para distribuir las rutas críticas en múltiples capas, como "apilar pisos" en el chip.
- Densidad de transistores: en una generación, pasó de 155 a 238 millones/mm², un aumento del 55%.
- Eficiencia energética: aumentó un 41%, la frecuencia principal subió casi un 13%.
- Frecuencia de la SRAM: aumentó más del 40%.
- La frecuencia principal del Kirin alcanzará 3.1 GHz en 2026, con el objetivo de 4 GHz para 2029.
三、Implementación en centros de datos de IA: Reducción de latencia en toda la cadena
En los clústeres de IA, el 80% del consumo energético y el 70% del costo están en el movimiento de datos; el núcleo es reducir el tiempo de comunicación.
1. Bus Unificado (Unified Bus)
Elimina múltiples capas de protocolos, reduciendo la latencia de acceso remoto de decenas de microsegundos a unos 100 nanosegundos, 500 veces más rápido.
2. Interconexión óptica Hi-ONE
Módulo único de 8 Tb/s, reemplaza cables de cobre por fibra óptica, amplía la distancia de 1 metro a 100 metros, adaptándose a clústeres de decenas de miles de tarjetas.
3. Plegado 3D (3D Folding)
Soluciona el problema del encapsulado 2.5D donde "el área crece rápido, pero las interfaces no siguen el ritmo", trasladando memoria, suministro de energía y puertos ópticos al plano vertical, escalando en sincronía con la capacidad de cálculo.
- Predicción: para 2035, la integración del hardware de IA aumentará más de 100 veces.
四、Reintegración de la lógica y la memoria
Antes, la CPU y la memoria evolucionaron por separado. Ahora, en la era de la IA, mover datos es más crítico que calcular, por lo que la memoria y la lógica deben integrarse estrechamente en 3D, desplazando la influencia en la cadena de suministro hacia la memoria y el encapsulado.
五、Desafíos pendientes
- Las herramientas EDA deben adaptarse al diseño de apilamiento 3D.
- Se deben optimizar las diferencias de proceso entre obleas y las pérdidas en las interconexiones verticales.
- Se requieren nuevos estándares de eficiencia energética y evaluación comparativa (benchmark).
Conclusión
La era del tamaño de la Ley de Moore ha terminado, comienza la era del escalado del tiempo.
Sin necesidad de obsesionarse con las máquinas de litografía más avanzadas, mejorando el apilamiento 3D, la arquitectura del sistema y la optimización de interconexiones, aún se puede aumentar continuamente el rendimiento y la eficiencia energética.
Esta será la ruta central de los semiconductores en la próxima década.
