Esta semana, una noticia no demasiado grande ni pequeña llegó desde Nvidia: la nueva CPU Vera para centros de datos de IA, podrá ser encargada por clientes chinos ya en agosto, con un precio unitario muy superior a los 20.000 dólares, y un rack completo con 256 chips costando alrededor de un millón de dólares. Según se informa, una gran empresa china de servicios en la nube ya está planeando pedir primero más de trescientos servidores de doble socket, cada uno con dos CPU Vera, para probarlos en centros de datos en el extranjero antes de decidir si realiza el pedido formal.
Vera es la primera CPU independiente de Nvidia, lanzada en marzo de este año y diseñada específicamente para agentes de IA. Basada en tecnología Arm, ya está en producción completa y afirma ser 1,8 veces más rápida que procesadores de la competencia similares. El propio CEO de Nvidia, Jensen Huang, admitió que, debido a factores como los controles de exportación de chips avanzados, la cuota de mercado de la empresa en China ha disminuido considerablemente. En este contexto, llevar a Vera al sistema de pedidos de los clientes chinos es tanto una maniobra comercial como una nueva repartición de cartas en esa mesa de juego prácticamente barrida. Nvidia espera ingresar 20.000 millones de dólares para el año fiscal con esta línea de productos Vera.
Pero al leer esta noticia desde China, se percibe otro matiz. Vera sigue siendo una CPU de arquitectura Arm; su cadena de suministro, la estabilidad a largo plazo y el poder de negociación sobre el precio, todo permanece en manos de otros.
Mientras la infraestructura de IA en China absorbe potencia de cálculo con un apetito sin precedentes, ¿debe la capa de CPU apostar necesariamente en la mesa de Arm? Más allá de los dos pilares maduros y casi monopolísticos de x86 y Arm, ¿existe otra pista que pueda resistir la atracción de Arm y al mismo tiempo soportar el peso de la computación de alto rendimiento?
En varias visitas recientes a diversas ciudades de la región del delta del Yangtsé, he escuchado repetidamente un mismo nombre: RISC-V.
Suena como algo ya conocido, después de todo, RISC-V lleva más de una década existiendo y su volumen de envíos en el campo embebido supera los diez mil millones de chips. Pero lo que realmente lo ha puesto repetidamente en la agenda en el último par de años no es el mercado embebido, sino los indicios de que el límite del rendimiento en el extremo de los centros de datos, servidores y potencia de cálculo para IA ha sido empujado hacia arriba una y otra vez.
Lo que intentaremos responder es esta pregunta que parece antigua, pero en realidad es nueva.
Xu Tao, presidente de StarFive Technology y recién nombrado primer presidente de la Alianza RISC-V de Hong Kong, predijo hace años que RISC-V tenía el potencial de dividir el mercado en tres partes con x86 y ARM: "La mejor manera de predecir el futuro es crearlo".
Por lo tanto, cuando Nvidia llama a la puerta con Vera, la pregunta es si la única forma de sobrevivir para las CPU de desarrollo propio chinas es "seguir a Arm". Existe otra pista, pero ¿realmente hay un camino? Y si lo hay, ¿a dónde conduce?
"El triángulo imposible" espera ser roto
En una cumbre del sector del año pasado, el Dr. Dai Weimin, fundador de VeriSilicon, planteó la disyuntiva de toda la industria como una elección. Esta elección fue luego adoptada por el sector y gradualmente se denominó el "triángulo imposible" de la industria de las CPU.
Sus tres vértices son prosperidad, control y autonomía.
La primera combinación, próspera pero incontrolable, es x86, con el ecosistema más amplio, el software más completo y el mejor rendimiento del mundo, pero es el dominio privado de otros. La segunda combinación, deseando control, puede comprarse con suficiente dinero: se puede obtener una licencia, modificar y usar, pero en esencia sigue siendo una arquitectura definida por otros, difícilmente verdaderamente autónoma. La tercera combinación, autónoma y controlable pero destinada a no ser próspera, son los conjuntos de instrucciones privados definidos puertas adentro por cada fabricante; técnicamente pueden sostenerse, pero en términos de ecosistema están destinados a nadar solo en estanques pequeños. Estas tres combinaciones corresponden respectivamente a la situación actual de x86, la ruta de licencias de Arm y algunas CPU nacionales chinas.
Tres vértices, siempre solo se pueden alcanzar dos. Esta es la esencia del triángulo imposible.
El Dr. Dai Weimin colocó a RISC-V fuera de este triángulo. Considera que el único camino realmente autónomo, controlable y con la oportunidad de prosperar genuinamente en este momento es RISC-V.
La razón no es que ya haya ganado hoy, sino que estructuralmente posee el potencial de "tener las tres cosas": el conjunto de instrucciones abierto y de código abierto significa que ninguna empresa puede estrangular individualmente la cadena de suministro, la filosofía de diseño modular y extensible permite a cualquier fabricante diferenciarse sobre él, y su naturaleza de estándar internacional determina que tiene la oportunidad de soportar un ecosistema de software lo suficientemente grande, al igual que Arm y x86.
Este juicio recibió una respuesta bastante consistente durante mis visitas. Básicamente se cree que la mayor contribución de RISC-V a la industria no es crear otro "chip chino", sino dar a todos una nueva carta: las trincheras excavadas por x86 y Arm durante décadas, en la ventana de oportunidad en la que la IA está reescribiendo el paradigma de la computación, por primera vez parecen no ser tan insuperables.
Pero también hay que decirlo claramente. Romper el triángulo imposible es una ambición, y para convertir esa ambición en una ventaja, se debe morder el hueso más duro: la computación de alto rendimiento.
RISC-V ya se ha consolidado en el mercado embebido, pero en cuanto el estándar se mueve hacia palabras como centros de datos, servidores y potencia de cálculo para IA, el problema inmediatamente se vuelve agudo. Esta es la línea que debemos seguir.
Este impulso debe ganar fuerza en la China continental
A nivel global, RISC-V no es un concepto exclusivo de China. Google, Meta, Qualcomm, Nvidia y Tesla ya han adoptado RISC-V en diversos grados. La UE, a través de la Ley de Chips, ha invertido miles de millones de euros para apoyar la I+D de RISC-V. EuroHPC lanzó el proyecto DARE, con un presupuesto de unos 240 millones de euros, cuyo objetivo es reemplazar gradualmente los procesadores de computación de alto rendimiento por RISC-V a partir de 2025, con la frase "soberanía digital" escrita detrás.
El mismo RISC-V, China ve seguridad en la cadena de suministro y costos, el mundo ve libertad arquitectónica de próxima generación para la IA, y estas dos fuerzas se superponen precisamente en este momento.
Pero para que este impulso realmente gane fuerza y el ecosistema avance verdaderamente desde el embebido hacia el alto rendimiento, el que actualmente posee el mayor poder impulsor es la China continental. Este juicio está respaldado por múltiples fuerzas.
Primero, está la "inundación de potencia de cálculo" traída por la IA. Existe un consenso básico en la industria de que para 2030, el tamaño global de los semiconductores superará el billón de dólares, de los cuales más del 70% estará relacionado con la IA. El apetito de la IA por potencia de cálculo, ancho de banda de memoria e interconexión entre chips supera con creces cualquier aplicación anterior; el flujo de potencia de cálculo fluye hacia el extremo de alto rendimiento como la marea. Quien no tenga suficiente base de potencia de cálculo en sus manos, quedará rezagado.
Por supuesto, también está el endurecimiento de la oferta debido a los controles de exportación. El Departamento de Comercio de EE.UU. ha ido endureciendo repetidamente los controles de exportación de chips de computación avanzada; el propio Nvidia admite que su cuota de mercado en China está casi a cero. Aunque el nuevo Vera llegará, el precio, el ritmo y la disponibilidad no están en manos de los fabricantes chinos. Por un lado, una demanda que crece como la espuma; por otro, una oferta restringida. Esta diferencia de tijera es precisamente donde el ecosistema chino está más ansioso y también más imaginativo.
Además, está la reducción estructural de costos que aporta el código abierto. Un experto de la industria que trabaja desde hace tiempo en la selección de chips para la nube desglosó durante mi investigación el libro de cuentas de un centro de datos. En servidores de alto rendimiento, los chips GPU y CPU juntos pueden representar entre el 50% y el 80% del costo del hardware. Cualquier esfuerzo por reducir el costo total finalmente recae en el chip más caro. Y el aspecto más único de RISC-V es precisamente su naturaleza de código abierto: x86 es una caja negra cerrada, Arm es un dominio privado controlado por un único licenciante, mientras que RISC-V devuelve la capa de conjunto de instrucciones, como un bien público, a toda la industria. Cuando un fabricante no necesita pagar tarifas de licencia ni verse estrangulado por el propio conjunto de instrucciones, la estructura de costos de la cadena de suministro de CPU tiene la oportunidad de ser reescrita estructuralmente.
En la China continental, además de estas tres fuerzas impulsoras, se superpone algo único, que básicamente puede resumirse como "orientación central, refuerzo local". El Ministerio de Industria y Tecnología de la Información emitió este año un proyecto especial de desarrollo de alta calidad relacionado con centros de datos RISC-V, y las políticas de financiación local para tecnología dura y los escenarios de aplicación avanzan simultáneamente. Esta combinación de fuerzas de arriba hacia abajo y de abajo hacia arriba no la poseen ni Europa ni Estados Unidos.
Más interesante aún es el cambio de actitud. Hace unos años, un responsable de una de las seis principales empresas chinas de CPU bromeó en persona diciendo que los que hacían RISC-V no eran más que una "banda de inútiles". Hoy, esas seis empresas han pasado todas las pruebas nacionales, y ya hay quienes están dispuestos a ser los primeros en probar, comenzando a vincular seriamente su próxima generación de intentos con RISC-V. Entre "banda de inútiles" y "primeros en probar", lo que hay en medio es precisamente el proceso en el que la tecnología, las políticas y el mercado han girado la opinión pública en los últimos dos años.
Si el abrazo de Europa a RISC-V está impulsado principalmente por el objetivo de "soberanía digital", la fuerza impulsora en la China continental proviene de la superposición de cuatro fuerzas: seguridad de la cadena de suministro, estructura de costos, soberanía tecnológica y explosión de aplicaciones. Es por eso que, hoy en día, la escena más animada de RISC-V a nivel mundial, las empresas de IP más densas y la carrera más intensa hacia el alto rendimiento están casi todas concentradas en la China continental.
Una frase ya consensuada en la industria es: RISC-V es el campo de juego de China.
El billete de entrada, sigue siendo solo el billete de entrada
Para cuantificar el progreso de RISC-V hacia la computación de alto rendimiento, la industria ha establecido tácitamente un umbral: alcanzar una puntuación SPEC de 15 puntos por frecuencia de unidad en la prueba de punto fijo.
Este umbral necesita una breve explicación para evitar malinterpretaciones. SPEC CPU 2006 y 2017 son puntos de referencia de rendimiento de procesadores ampliamente utilizados en la industria durante mucho tiempo. La puntuación de punto fijo (SPECint) mide la capacidad de la CPU en operaciones de enteros generales, y "por frecuencia de unidad" significa eliminar el efecto de la frecuencia del reloj, comparando puramente la eficiencia de ejecución de la microarquitectura en sí. En otras palabras, estos 15 puntos compiten en cuánto trabajo puede hacer un núcleo por unidad de tiempo sin depender de un aumento del reloj; mide el nivel de diseño, no los beneficios del proceso.
¿Por qué 15 puntos? Porque la línea base de microarquitectura de las CPU de alto rendimiento en los campos x86 y Arm está aproximadamente en este nivel. Por debajo de esta cifra, es difícil que un núcleo RISC-V afirme estar "en la misma línea de salida que las arquitecturas maduras". En otras palabras, 15 puntos no es un techo absoluto, sino una línea de calificación. Cruzarla significa obtener el derecho a participar en el diálogo del club de alto rendimiento; no cruzarla significa que, por mucha narrativa de mercado que haya, solo se puede quedar en el ámbito embebido y de gama media-baja.
Un experto de la industria profundamente involucrado en el diseño de microarquitecturas de alto rendimiento explicó durante mi investigación el significado industrial detrás de esta línea de calificación. El éxito de la serie M de Apple y Arm Neoverse ha demostrado a todos que para abrir una brecha en un mercado dominado durante décadas por una arquitectura madura como x86, lo único en lo que se puede confiar es en una mayor eficiencia energética; primero hay que establecerse en el rendimiento por unidad, y luego esperar a que el proceso avanzado madure para aumentar la frecuencia del reloj. Esta ruta también es aplicable a RISC-V.
¿Se ha alcanzado esta línea? La respuesta es: varias empresas de la China continental la han alcanzado consecutivamente, e incluso superado.
En el lado del código abierto, los principales núcleos RISC-V de alto rendimiento de código abierto nacionales ya han logrado una puntuación de 14,78 puntos en una red Mesh real de ocho núcleos, básicamente alineándose con el objetivo público de 15 puntos.
Vale la pena mencionar que el equipo aclaró activamente el prejuicio de la industria hacia el código abierto: el código abierto no es sinónimo de baja calidad. Quieren dejar a la industria una línea base de código abierto realmente utilizable. El significado de esta línea base es que cualquier fabricante de chips pequeño o mediano no necesita reinventar la rueda desde cero; puede partir del núcleo de código abierto para entrar en la línea de salida del alto rendimiento, una capacidad que ni la caja negra de x86 ni la licencia única de Arm pueden ofrecer.
El campo de IP comerciales es aún más diverso. El consenso general es que actualmente en la China continental hay no menos de cinco fabricantes que han logrado, o afirman haber logrado, que sus núcleos RISC-V de alto rendimiento alcancen o superen los 15 puntos, y algunos equipos incluso alcanzan el rango de 16 a 18 puntos, con frecuencias de reloj en escenarios típicos superiores a los 3,4 GHz.
"Cruzar la gran barrera de los 3 GHz es realmente entrar en la puerta de los procesadores de alto rendimiento", fue un juicio bastante contundente que un arquitecto senior lanzó frente a mí.
Pero la puntuación es solo el billete de entrada. La verdadera competencia está fuera de la puntuación.
De un núcleo a un sistema completo: otra transición de ingeniería
El cambio más notable en RISC-V en la China continental en el último año ha sido el desplazamiento del enfoque desde un único núcleo hacia un salto global hacia un "subsistema de computación".
Para entender esto, primero hay que comprender el aspecto real de una CPU para servidores. No es solo una unidad de ejecución de conjunto de instrucciones, sino un SoC completo que incluye docenas de núcleos, caché compartida, controladores de memoria, canales de E/S, islas de seguridad, unidades de gestión de energía, más la red de interconexión en chip que organiza todo esto. Esto último se suele llamar NoC, más precisamente, NoC coherente: debe garantizar que las docenas o incluso cientos de núcleos tengan una vista consistente de la memoria; es el sistema nervioso central de los sistemas multinúcleo a gran escala.
¿Cuán crítica es esta capa? Intel, AMD y Nvidia tienen sus propios buses coherentes, Arm tiene la serie de IP CMN, Huawei Ascend tiene su propio HCCS. Las empresas a nivel mundial capaces de llevar la IP de NoC coherente a un nivel de entrega comercial son escasas, y cada una requiere iteraciones a lo largo de una década. Sin un buen NoC coherente, incluso el núcleo más potente es solo una isla.
Hoy, ya hay fabricantes chinos de RISC-V que han desarrollado redes en chip coherentes comerciales propias. El consenso básico es que este es un hito clave que marca la transición de RISC-V chino de "hacer núcleos" a "hacer sistemas". Un profesional entrevistado dijo que ya hay no menos de diez empresas en la China continental que están impactando en las alturas de los chips servidores RISC-V, una densidad que nadie se atrevía a imaginar hace unos años.
Además del NoC, hay una larga lista de indicadores duros que "no añaden ni un punto a la puntuación, pero determinan si un servidor está dispuesto a instalarlo": BMC (Controlador de gestión de placa base remota), IPMI (Interfaz de gestión de plataforma inteligente), soporte de medios virtuales, pila completa RAS (Fiabilidad, Disponibilidad, Capacidad de servicio), estos son los requisitos más básicos para la operación de un centro de datos. Y hay un diseño de rendimiento muy realista, llamado "Partial Goods" en la industria: cuando un núcleo, una sección de caché o un canal DDR falla en un chip de servidor de gran tamaño, el chip completo no debe desecharse por ello, sino que debe poder apagar el área defectuosa y continuar enviándose en un estado degradado. Este diseño afecta directamente al rendimiento del producto terminado, lo que a su vez afecta a la viabilidad económica.
Pero lo que más refleja la ambición es que ya hay fabricantes chinos que han entregado un procesador de servidor RISC-V de 40 núcleos con IP totalmente propia. Lo más interesante de este procesador no es su escala, sino su moderación: cero instrucciones personalizadas, 100% compatible con el estándar RVA23. Detrás de esto hay una ley industrial casi repetida: en el mercado de servidores, las reglas valen más que la originalidad.
¿Qué es RVA23? En pocas palabras: es el Perfil de Procesador de Aplicaciones (Application Processor Profile) finalizado en 2024 por la Fundación Internacional RISC-V, que solidifica un conjunto de instrucciones de extensión central en un "contrato" unificado, incluyendo 58 extensiones obligatorias y 23 extensiones opcionales. Cualquier procesador que declare cumplir con RVA23, en teoría, puede ejecutar el mismo software binario. Su significado para el ecosistema RISC-V es similar al de Arm cuando lanzó Armv8-A: un paso clave para pasar de la "competencia de las cien escuelas" a "un estándar con el que se puede dialogar".
Cero personalización, alineación estricta con RVA23, significa que este chip ha renunciado al atajo de "aumentar la puntuación" mediante instrucciones privadas, y ha apostado por la compatibilidad del software a largo plazo. El consenso básico considera que este es el ajuste de actitud más pragmático de RISC-V chino en el mercado de servidores en los últimos años.
Otro conjunto de datos comparativos, más allá de las puntuaciones, puede ilustrar mejor la pendiente real del ascenso de RISC-V. En cargas de trabajo típicas como la codificación/decodificación de video, los procesadores RISC-V de alto rendimiento chinos ya alcanzan el 90% de los productos x86 de la misma generación y el 96% de los Arm de la misma generación; en cálculos de cifrado/descifrado, incluso alcanzan 1,88 veces la velocidad de x86 y 1,67 veces la de Arm; los operadores centrales de inferencia de modelos grandes también se acercan a 1,67 veces el nivel de Arm. Detrás de estos números hay una entrega completa de software y hardware que incluye sistemas operativos, cadenas de herramientas y bibliotecas de cálculo, no solo un trozo de silicio aislado.
Lo que da más tranquilidad son los chips que ya han sido fabricados, probados y están funcionando en clientes. Un procesador RISC-V chino de 64 bits que integra ocho núcleos ya ha completado la producción en masa con un proceso de 12 nm, y dos semanas después de regresar de las pruebas de empaquetado y medición, ya ejecutaba completamente la interfaz gráfica de Ubuntu y las principales aplicaciones de escritorio. Sus escenarios de implementación son muy prácticos: máquinas integrales de modelos grandes en el edge, clústeres de compilación nativa RISC-V, portátiles, terminales en la nube e incluso automoción están dentro de su alcance. Desde poder puntuar, hasta poder encenderse, luego poder instalar un sistema y finalmente poder trabajar, cada paso tiene una distancia considerable, pero cada paso se está superando poco a poco.
El verdadero rival no es Arm, es el foso detrás de Arm
Pero una vez que se llega a este punto, hay que plantear otro hecho: cuanto más alto asciende RISC-V, más claro se vuelve el rival al que no puede evitar enfrentarse, no son los conjuntos de instrucciones x86 y Arm en sí, sino el foso que han excavado detrás de ellos durante décadas.
Este foso se llama ecosistema. Y su tramo más profundo se llama CUDA.
Una profesional senior que trabajó muchos años en Nvidia arrojó un balde de agua fría de lucidez durante mi investigación. Dijo que el propio Jensen Huang nunca considera a Nvidia una empresa de chips; la verdadera ventaja de las GPU actuales puede no estar en la potencia de cálculo por unidad, sino en el ecosistema de software extremadamente poderoso de CUDA. Hay millones de desarrolladores de CUDA en todo el mundo, detrás de más de una década de cultivo de bibliotecas de operadores, cadenas de herramientas de compilación, depuradores, analizadores de rendimiento (profilers), y miles de artículos y libros de texto sobre CUDA. Lo que RISC-V debe desafiar es precisamente esta montaña.
Pero lo interesante es que el punto donde Arm y x86 no pueden hacer nada contra RISC-V es precisamente el punto de apoyo para el contraataque de RISC-V. Bao Yungang, del Instituto de Computación de la Academia China de Ciencias, desglosó en una conversación conmigo la lógica de tres niveles de la oportunidad de RISC-V para la IA, una lógica que recibió un amplio consenso durante mis visitas.
El primer nivel es la sinergia. RISC-V surgió del conjunto de instrucciones de la CPU, por lo que hacer extensiones de IA sobre él es fluir con la corriente. En los años 80, las CPU añadieron instrucciones de punto flotante; en los 90, instrucciones multimedia (SIMD); finalmente, todas se integraron en el diseño de CPU convencionales. La integración de extensiones de IA en la CPU no es más que la historia repitiéndose. Y en la era de los agentes de IA, las cargas de trabajo que requieren llamadas repetidas y toma de decisiones entre múltiples modelos exigen precisamente una mayor colaboración estrecha entre la CPU y los aceleradores. Esto es exactamente lo que pretende resolver una CPU independiente "diseñada específicamente para agentes de IA" como Vera de Nvidia. Si RISC-V puede integrar instrucciones de extensión de IA en la línea base de la CPU, significaría ganar ventaja en este nivel de sinergia.
El segundo nivel es la poda (customización). La diversidad de escenarios de inferencia de IA supera con creces la del entrenamiento: la nube necesita modelos grandes completos, el edge versiones destiladas y los dispositivos extremos requieren un consumo de energía extremo. Los conjuntos de instrucciones de x86 y Arm son "conjuntos completos", no se pueden podar; el diseño modular inherente de RISC-V significa que cada fabricante puede seleccionar el subconjunto que necesita de un grupo de extensiones (M multiplicación/división de enteros, A operaciones atómicas, F punto flotante de precisión simple, D punto flotante de precisión doble, V vector, etc.) para crear productos más compactos y específicos.
El tercer nivel, y el más crucial, es la pila de software. Actualmente, las empresas chinas de chips de IA suelen trabajar de forma vertical en silos, cada una por su cuenta, con equipos de software que a menudo alcanzan cientos o miles de personas, repitiendo el trabajo una y otra vez. Unas cifras que circulan en la industria indican que en el equipo de I+D de más de mil personas de un importante fabricante nacional de GPU, solo unas doscientas trabajan en chips, mientras que las otras seiscientas o setecientas lo hacen en software. Si RISC-V puede unificar el estándar a nivel de conjunto de instrucciones de IA, la pila de software, los compiladores y las bibliotecas de operadores podrían unificarse, permitiendo a los fabricantes de chips avanzar con menos carga, devolviendo su energía a la microarquitectura y al proceso. Este es el camino que tiene la oportunidad de competir realmente con CUDA.
En cuanto a cómo será el futuro de los chips de IA en el nivel más bajo, la industria presenta dos visiones. Un enfoque se denomina "Baby RISC-V": colocar una gran cantidad de núcleos RISC-V pequeños y simples dentro del acelerador, específicamente responsables de programar cómo fluyen los datos y cuándo usar qué instrucciones, dejando todo el precioso espacio de silicio para las unidades de cálculo. Tenstorrent es un representante de esta ruta, y también hay equipos en la China continental que lo intentan.
La otra es "Big RISC-V", utilizar RISC-V como núcleo de control principal de alto rendimiento, asumiendo la programación y las tareas pesadas. Básicamente se cree que ambas rutas no son mutuamente excluyentes; es más probable que en el futuro Baby y Big coexistan en el mismo SoC. Independientemente de cuál sea el dispositivo físico subyacente, la unidad matricial o el motor vectorial, todos obtendrían una interfaz de programación de software unificada a través de RISC-V. Esta interfaz es la raíz de un ecosistema próspero.
Una visión más audaz ya ha sido trazada como una curva de evolución: desde RISC-V más IA (acoplamiento simple de CPU y acelerador), hacia IA más RISC-V (potencia de cálculo de IA como principal, RISC-V como control auxiliar), finalmente llegando a RISC-V igual a IA (integración profunda del conjunto de instrucciones y la potencia de cálculo de IA, la CPU como base de la computación de IA). Si esta curva se materializará dependerá de la realización de la ingeniería en los próximos cinco o diez años, pero al menos indica que el espacio imaginativo de RISC-V para la IA va mucho más allá de ser simplemente "un sustituto de Arm".
Los problemas reales no faltan, y todos son duros
Hasta aquí, la historia parece estar bien contada. Pero un artículo de análisis del sector responsable debe exponer la otra mitad: los problemas reales a los que se enfrenta RISC-V en su avance hacia la computación de alto rendimiento no son pocos, y todos son duros.
El primer problema real es la falta de integridad y fragmentación del ecosistema. Xu Qingwei, Director Senior de Software y Ecosistema de Blue Chip Computing, fue muy franco al respecto: el mayor desafío de RISC-V frente a x86 y Arm es precisamente la falta de integridad del ecosistema, la falta de especificaciones completas, la fragmentación del ecosistema y la insuficiente madurez del software. La raíz de la fragmentación está en las instrucciones personalizadas; cada fabricante quiere diferenciarse utilizando extensiones privadas, y el resultado final es que el ecosistema de software se divide en islas aisladas. El servidor CPU mencionado anteriormente, con "cero personalización, totalmente RVA23", es esencialmente la respuesta más pragmática a este problema real: valorar las reglas más que la originalidad.
El segundo problema real se esconde en la cadena de herramientas y la verificación. En el eslabón de EDA, las deficiencias de RISC-V chino quedan especialmente expuestas. Zhang Chunlin, Director Técnico de Synopsys, dijo en un evento del sector que la industria ha equipado a Arm con conjuntos de pruebas de compatibilidad y puntos de referencia muy completos, mientras que en RISC-V todavía queda mucho por hacer; además, cada empresa utiliza código abierto para crear instrucciones personalizadas, y cada personalización implica un esfuerzo de verificación no menor. Otra dificultad: RISC-V es una arquitectura abierta; hoy, si se modifica un fragmento de código al azar, si el efecto será mejor o peor, nadie quiere esperar a que el chip regrese de la fabricación para saber la respuesta, por lo que la verificación conjunta de software y hardware debe completarse antes de la fabricación.
¿Cuán difícil es la verificación? Unos datos ya públicos de la industria muestran que el error inicial de rendimiento entre el simulador y el RTL en SPECint del equipo de núcleos de alto rendimiento de código abierto nacional era de hasta el 12,4%, y en punto flotante (SPECfp) de hasta el 30,6%, lo que significa que la predicción de simulación y el rendimiento real estaban gravemente distorsionados. Muchas empresas dedicaron grandes esfuerzos a realizar calibraciones de grano fino para reducir estos errores hasta el 1,8% y el 2,6% respectivamente. Detrás de estas cifras están los trabajos más ingratos y tediosos en el desarrollo de procesadores de alto rendimiento, tareas que ningún equipo que quiera hacer CPUs para servidores puede evitar.
Luego están las dos montañas inevitables del rendimiento de un solo núcleo y la eficiencia energética. El consenso básico actual de la industria es que el rendimiento de un solo núcleo y el rendimiento del bus de interconexión en chip de los chips RISC-V chinos todavía están en una fase de puesta al día; para consolidarse en los centros de datos, queda mucho camino por recorrer. La competencia en eficiencia energética es aún más sutil; depende del proceso, de la gestión de energía, del diseño de circuitos más básico, cada uno de los cuales son músculos que los campos x86 y Arm han forjado durante décadas.
Lin Zhiming, presidente de Andes Technology, hizo una comparación muy comprensible: antes, los transistores eran como camas tendidas en el suelo; después de FinFET, todos cambiaron a camas tridimensionales; más adelante, es como construir un rascacielos en un solo chip, con el objetivo de exprimir más potencia de cálculo en un espacio físico limitado. En la era post-Moore, ganará quien pueda construir ese edificio más alto y con menos energía. Para que RISC-V compita en eficiencia energética dentro de ese edificio con arquitecturas maduras, no dependerá del conjunto de instrucciones en sí, sino de un trabajo de diseño de circuitos casi artesanal, forzando a través de rutas de datos personalizadas para extraer la frecuencia del reloj y la eficiencia energética.
El aspecto más realista es el proceso y el tiempo. El proceso avanzado nacional chino todavía tiene problemas, esto es solo un estado transitorio. Si hoy se encarga la fabricación, ¿qué pasará mañana si el canal se estrecha y no se puede recuperar el chip? Cada fabricante de chips tiene su propio libro de cuentas. Liu Yanan, Director Técnico de Chips del Departamento de Productos de Computación en la Nube de China Mobile, dijo durante mi investigación una frase bastante sincera: el futuro es brillante, definitivamente habrá victoria, pero este proceso, especialmente en el campo de los centros de datos, será más largo de lo que todos esperan. Esta frase merece ser citada repetidamente, porque representa la gestión de expectativas más lúcida de la industria sobre el avance de RISC-V hacia el alto rendimiento.
La puerta se ha abierto, el camino es largo
Después de dar toda esta vuelta, volvemos a la pregunta inicial: cuando Nvidia llama a la puerta con Vera, ¿la única forma de sobrevivir para las CPU de desarrollo propio chinas es "seguir a Arm"?
Todas las pruebas apuntan a la misma respuesta: existe otra pista, y el campo de juego de esta pista está precisamente en la China continental. El billete de entrada de 15 puntos, ya lo han obtenido no solo una empresa china; los indicadores duros de los centros de datos, como NoC coherente, RAS, Partial Goods, ya están siendo abordados uno por uno; una CPU para servidores con cero personalización y estricta alineación con RVA23 ya ha sido fabricada, lo que marca que esta industria está comenzando a crecer realmente según las "reglas del servidor"; escenarios de implementación como automoción, comunicaciones y transcodificación de video ya están respaldando a RISC-V con pedidos reales.
Pero también hay que admitir que todavía no ha aparecido realmente un producto de referencia cuyo rendimiento global sea comparable cara a cara con x86 y Arm, y el foso del ecosistema CUDA está lejos de poder excavarse en unos pocos años. Cada paso que da RISC-V hacia arriba viene acompañado de problemas reales como la fragmentación, las deficiencias en EDA, la eficiencia energética de un solo núcleo, los beneficios del proceso y la computación confidencial, problemas que ninguno puede resolverse de la noche a la mañana con consignas o políticas.
Romper el "triángulo imposible" no es solo un eslogan. Significa que RISC-V debe juntar simultáneamente tres cosas: autonomía, control y prosperidad, y cada una de ellas por separado son logros que tardan décadas en alcanzarse. La situación actual es que los cimientos de la autonomía ya están puestos, la ingeniería del control está en camino y el esbozo de la prosperidad es vagamente discernible. La puerta se ha abierto, pero detrás hay un camino más largo de lo que todos esperaban.
En agosto, la Vera de Nvidia entrará en el sistema de pedidos de clientes chinos, con un precio muy superior a los 20.000 dólares por unidad. Cuántos clientes chinos la aceptarán, cuánto tiempo podrá mantenerse el suministro y en qué momento se convertirá en un inventario de "usar una y ya no hay más" debido a una nueva ronda de restricciones, estas son las preocupaciones inmediatas de la industria. RISC-V no puede asumir toda la demanda en el momento de agosto, y tampoco necesita hacerlo. Lo que debe responder no es el problema de suministro de esta CPU en particular, sino que, dentro de diez años, cuando llegue la próxima ola de revolución en la potencia de cálculo, si las CPU de desarrollo propio chinas seguirán apostando su destino en la mesa de juego de otros.
Aquellos que una vez fueron llamados "banda de inútiles" ahora sostienen en sus manos un billete de entrada que han ido acumulando poco a poco. Si podrán hacer juntos esos trabajos ingratos y poco atractivos, permitiendo que RISC-V tenga realmente su lugar en la mesa de juego de la computación de alto rendimiento, esta es la pregunta más digna de ser planteada una y otra vez en la pista de las CPU de desarrollo propio chinas en los próximos cinco años.
Este artículo proviene del WeChat oficial: Daju CaiJing, autor: Guanwang CaiJing, título original: «Presión de las CPU de Nvidia, China contraataca con RISC-V——Observación Profunda de los Semiconductores (IV)»
