# Loi de Moore Articles associés

Le Centre d'actualités HTX fournit les derniers articles et analyses approfondies sur "Loi de Moore", couvrant les tendances du marché, les mises à jour des projets, les développements technologiques et les politiques réglementaires dans l'industrie crypto.

Des puces gravées en 0,7 nm voient le jour, la loi de Moore revit

La loi de Moore est-elle sauvée ? IBM a dévoilé le premier procédé de fabrication de puces au monde en 0,7 nm, intégrant près de 100 milliards de transistors sur une surface de la taille d'un ongle, doublant ainsi la densité par rapport aux puces en 2 nm. Cette avancée franchit la barrière du 1 nm et approche l'échelle atomique, permettant soit une amélioration des performances de 50 %, soit une réduction de la consommation d'énergie de 70 %. Le cœur de cette innovation réside dans l'architecture "NanoStack" d'IBM, une conception pionnière de transistors empilés verticalement en trois dimensions à base de nanofeuillets. Cette technologie étend les précédentes avancées d'IBM, comme les transistors GAA (porte entourante totale) et VTFET (à transmission verticale). Le procédé consiste à superposer deux plaquettes de tranches de nanofeuillets, créant une structure 3D interconnectée verticalement. IBM a validé la faisabilité en laboratoire, démontrant notamment une réduction de 40 % de la surface des cellules SRAM, cruciale pour les puces IA. Face à la crise énergétique des centres de données liée à l'IA, le gain d'efficacité de 70 % répond à un besoin pressant. Bien qu'IBM ne fabrique plus de puces, il développe et licence ces technologies. Le calendrier de production envisage une commercialisation d'ici cinq ans, et l'architecture NanoStack pourrait prolonger la miniaturisation des puces pendant au moins une décennie.

marsbit06/26 13:10

Des puces gravées en 0,7 nm voient le jour, la loi de Moore revit

marsbit06/26 13:10

Urgent ! Anthropic appelle à un arrêt mondial de la recherche en IA

Anthropic tire la sonnette d'alarme dans un article détaillé, alertant sur l'accélération de l'auto-évolution de l'IA. L'entreprise révèle que plus de 80% de son code est désormais écrit par son modèle Claude, une proportion qui était négligeable avant le lancement de Claude Code. La productivité des ingénieurs a été multipliée par huit. Les capacités de Claude progressent à un rythme exponentiel : la durée des tâches logicielles qu'il peut accomplir de manière autonome double tous les quatre mois. Sa réussite sur des problèmes de programmation complexes est passée de 26% à 76% en six mois. Claude est désormais utilisé pour la relecture de code, interceptant des boges avant leur déploiement. Dans la recherche, Claude dépasse les humains, optimisant du code 52 fois plus vite et menant des expériences d'alignement de l'IA avec une efficacité bien supérieure. Anthropic identifie trois futurs possibles : une stagnation des capacités, une accélération avec contrôle humain maintenu, ou une amélioration récursive autonome (RSI), où l'IA conçoit ses successeurs, offrant des bénéfices immenses mais aussi des risques d'emballement et de perte de contrôle. Face à cette tendance, Anthropic appelle à une réflexion collective sur la gouvernance et propose une pause dans la recherche si un mécanisme de vérification mutuelle entre laboratoires peut être établi. Cette mise en garde fait écho à des préoccupations similaires récemment exprimées par OpenAI, suggérant que le "point de singularité" pourrait arriver plus vite que prévu.

marsbit06/05 00:31

Urgent ! Anthropic appelle à un arrêt mondial de la recherche en IA

marsbit06/05 00:31

τ Scaling : Le nouveau moteur de croissance conçu par Huawei pour l'ère post-Moore

Au cours des 60 dernières années, l'industrie des semi-conducteurs a progressé grâce à la réduction de la taille des transistors (Loi de Moore). Cependant, cette voie est désormais confrontée à des limites : rendements en chute libre, coûts astronomiques et augmentation du prix par transistor. Face à cela, Huawei propose une nouvelle direction : le τ Scaling (Mise à l'échelle Tau). Au lieu de se concentrer sur la miniaturisation, cette théorie optimise le temps (τ) comme indicateur clé, en réduisant les délais sur toute la chaîne, du transistor (picoseconde) au système (seconde). **Le principe** : Compresser le temps de latence à travers quatre couches interconnectées (transistor, circuit, puce, système) pour des gains en performance et efficacité. **Applications concrètes :** * **Mobile (LogicFolding)** : Empilement 3D de puces. Sans changement de procédé, cela augmente densité (+55%), efficacité énergétique (+41%) et fréquence (objectif 4GHz d'ici 2029). * **Centres de données IA** : Réduction des délais de communication, principal goulet d'étranglement. * **Bus unifié** : Réduction du temps d'accès par 500. * **Interconnexion optique Hi-ONE** : Débit de 8 Tb/s, distance portée à 100m. * **3D Folding** : Intégration verticale pour évolutivité. **Défis restants** : Adaptation des outils de conception (EDA), gestion des variations de fabrication en 3D, et définition de nouveaux standards. **Conclusion** : L'ère de la miniaturisation (Moore) cède la place à l'ère de l'optimisation du temps (τ Scaling). En se concentrant sur l'architecture 3D et l'optimisation système, une amélioration continue des performances reste possible sans dépendre uniquement des procédés de gravure les plus avancés.

marsbit05/25 05:37