τ Scaling : Le nouveau moteur de croissance conçu par Huawei pour l'ère post-Moore
Au cours des 60 dernières années, l'industrie des semi-conducteurs a progressé grâce à la réduction de la taille des transistors (Loi de Moore). Cependant, cette voie est désormais confrontée à des limites : rendements en chute libre, coûts astronomiques et augmentation du prix par transistor.
Face à cela, Huawei propose une nouvelle direction : le τ Scaling (Mise à l'échelle Tau). Au lieu de se concentrer sur la miniaturisation, cette théorie optimise le temps (τ) comme indicateur clé, en réduisant les délais sur toute la chaîne, du transistor (picoseconde) au système (seconde).
**Le principe** : Compresser le temps de latence à travers quatre couches interconnectées (transistor, circuit, puce, système) pour des gains en performance et efficacité.
**Applications concrètes :**
* **Mobile (LogicFolding)** : Empilement 3D de puces. Sans changement de procédé, cela augmente densité (+55%), efficacité énergétique (+41%) et fréquence (objectif 4GHz d'ici 2029).
* **Centres de données IA** : Réduction des délais de communication, principal goulet d'étranglement.
* **Bus unifié** : Réduction du temps d'accès par 500.
* **Interconnexion optique Hi-ONE** : Débit de 8 Tb/s, distance portée à 100m.
* **3D Folding** : Intégration verticale pour évolutivité.
**Défis restants** : Adaptation des outils de conception (EDA), gestion des variations de fabrication en 3D, et définition de nouveaux standards.
**Conclusion** : L'ère de la miniaturisation (Moore) cède la place à l'ère de l'optimisation du temps (τ Scaling). En se concentrant sur l'architecture 3D et l'optimisation système, une amélioration continue des performances reste possible sans dépendre uniquement des procédés de gravure les plus avancés.
marsbit05/25 05:37
