NVIDIA fait pression avec ses CPU, la Chine riposte avec RISC-V : Plongée approfondie dans les semi-conducteurs - Quatrième partie

Cette semaine, une nouvelle d'importance moyenne est venue de NVIDIA : le nouveau processeur Vera dédié aux centres de données IA pourrait être commandé par les clients chinois dès août, avec un prix unitaire dépassant largement 20 000 dollars. Un rack complet contenant 256 puces coûterait environ 10 millions de dollars. Selon les rapports, une grande entreprise chinoise de services cloud envisage de commander plus de 300 serveurs biprocesseurs, chacun équipé de deux CPU Vera, pour les tester d'abord dans des centres de données à l'étranger avant de décider d'une commande officielle.

Vera, le premier CPU indépendant conçu spécifiquement pour l'IA des agents, a été annoncé par NVIDIA en mars cette année. Basé sur la technologie Arm et en pleine production, il serait 1,8 fois plus rapide que les processeurs concurrents similaires. Le PDG de NVIDIA, Jensen Huang, a lui-même reconnu qu'en raison des contrôles à l'exportation de puces avancées, la part de marché de l'entreprise en Chine avait considérablement diminué. Dans ce contexte, intégrer Vera dans les systèmes de commande des clients chinois est à la fois une action commerciale et une redistribution des cartes sur une table pratiquement vidée. NVIDIA s'attend à un chiffre d'affaires annuel de 20 milliards de dollars pour cette ligne de produits.

Mais du point de vue chinois, cette nouvelle prend une autre signification. Le CPU Vera reste basé sur l'architecture Arm. Sa chaîne d'approvisionnement, sa stabilité à long terme et la marge de négociation sur son prix sont tous contrôlés par d'autres.

Alors que les infrastructures d'IA chinoises absorbent une puissance de calcul avec un appétit sans précédent, faut-il absolument miser sur Arm pour la couche CPU ? En dehors des deux sommets matures et quasi-monopolistiques que sont x86 et Arm, existe-t-il une autre piste qui puisse à la fois résister à l'attraction d'Arm et supporter le poids du calcul haute performance ?

Lors de plusieurs visites récentes dans diverses villes de la région du delta du Yangzi Jiang, j'ai entendu le même nom revenir sans cesse : RISC-V.

Cela peut sembler être une vieille histoire, car RISC-V existe depuis plus de dix ans et ses ventes dans le domaine embarqué dépassent déjà des dizaines de milliards d'unités. Mais ce qui l'a réellement remis à l'ordre du jour ces dernières années, ce n'est pas le marché embarqué, mais les signes indiquant que son plafond dans les centres de données, les serveurs et la puissance de calcul IA est constamment repoussé.

La question que nous allons tenter de résoudre est celle-ci, qui semble ancienne mais est en réalité nouvelle.

Xu Tao, président de StarFive Technology et récemment nommé premier président de l'Alliance RISC-V de Hong Kong, avait prédit il y a des années que RISC-V avait le potentiel de se partager le marché avec x86 et Arm, et que tout dépendait des efforts : "La meilleure façon de prédire l'avenir est de le créer."

Ainsi, lorsque NVIDIA frappe à la porte avec Vera, la question se pose : les CPU chinois auto-développés sont-ils condamnés à suivre Arm ? Existe-t-il une autre voie, et où mène-t-elle ?

« Le triangle de l'impossible » attend d'être brisé

Lors d'un sommet industriel l'année dernière, le Dr Dai Weimin, fondateur de VeriSilicon, a présenté le dilemme de l'industrie sous la forme d'un choix. Ce choix a ensuite été repris par le secteur et est progressivement devenu le "triangle de l'impossible" de l'industrie des CPU.

Ses trois angles sont : prospérité, contrôle, autonomie.

La première combinaison, incontrôlable mais suffisamment prospère, est x86. Elle possède l'écosystème le plus riche, le logiciel le plus complet et les performances les plus élevées, mais elle est un domaine privé appartenant à d'autres. La deuxième combinaison, celle qui cherche le contrôle, peut obtenir des licences, les modifier et les utiliser en payant suffisamment, mais son architecture est fondamentalement définie par d'autres, sans réelle autonomie. La troisième combinaison, autonome et contrôlée mais condamnée à ne pas être prospère, concerne les jeux d'instructions privés définis en interne par chaque entreprise. Techniquement viables, leurs écosystèmes sont condamnés à nager dans une petite mare. Ces trois combinaisons correspondent respectivement à la situation actuelle de x86, de la voie des licences Arm et de certains CPU nationaux.

Trois angles, dont on ne peut jamais en occuper que deux. C'est l'essence du triangle de l'impossible.

Le Dr Dai Weimin place RISC-V en dehors de ce triangle. Selon lui, la seule voie qui soit à la fois réellement autonome, contrôlée et ait une chance de prospérer véritablement est actuellement celle de RISC-V.

La raison n'est pas qu'il a déjà gagné aujourd'hui, mais qu'il possède structurellement le potentiel d'atteindre les "trois objectifs" : un jeu d'instructions ouvert et libre signifie qu'aucune entreprise ne peut étrangler la chaîne d'approvisionnement ; une philosophie de conception modulaire et extensible signifie que tout fabricant peut se différencier ; et sa nature de standard international signifie qu'il a la possibilité, comme Arm et x86, de supporter un écosystème logiciel suffisamment vaste.

Ce jugement a reçu des échos largement similaires lors de mes visites. L'opinion générale est que la plus grande contribution de RISC-V à l'industrie n'est pas de fabriquer une autre "puce chinoise", mais de redistribuer les cartes à tout le monde : les douves creusées par x86 et Arm pendant des décennies paraissent pour la première fois moins infranchissables, à une période où l'IA redéfinit le paradigme du calcul.

Mais il faut aussi être réaliste. Briser le triangle de l'impossible est une ambition. Pour que cette ambition se transforme en avantage, il faut s'attaquer à l'os le plus dur : le calcul haute performance.

RISC-V est déjà bien établi sur le marché embarqué. Dès que l'on se place à l'échelle des centres de données, des serveurs et de la puissance de calcul IA, la question devient immédiatement plus aiguë. C'est la ligne à suivre.

Cet élan doit prendre forme en Chine continentale

À l'échelle mondiale, RISC-V n'est pas un concept propre à la Chine. Google, Meta, Qualcomm, NVIDIA et Tesla ont tous adopté RISC-V à des degrés divers. L'UE, via le Chips Act, investit des milliards d'euros pour soutenir la R&D sur RISC-V. EuroHPC a lancé le projet DARE, d'un montant d'environ 240 millions d'euros, visant à remplacer progressivement les processeurs de calcul haute performance par des RISC-V à partir de 2025, avec en arrière-plan l'expression "souveraineté numérique".

Pour la Chine, RISC-V représente la sécurité de la chaîne d'approvisionnement et les coûts ; pour le monde, il représente la liberté architecturale de la prochaine génération pour l'IA. Ces deux forces se superposent précisément à ce moment.

Mais pour donner un réel élan et faire évoluer l'écosystème de l'embarqué vers le haute performance, c'est actuellement la Chine continentale qui possède l'impulsion dominante. Ce jugement repose sur plusieurs forces.

Ensuite, il y a le resserrement de l'approvisionnement dû aux contrôles à l'exportation. Le département américain du Commerce resserre constamment les contrôles à l'exportation des puces de calcul avancées ; NVIDIA admet lui-même que sa part de marché en Chine est quasiment nulle. Le nouveau Vera arrive, mais son prix, son rythme et sa disponibilité ne sont pas entre les mains des fabricants chinois. D'un côté, une demande en hausse, de l'autre, une offre entravée. Cette contradiction est à la fois une source d'anxiété et d'imagination pour l'écosystème chinois.

De plus, il y a la réduction structurelle des coûts grâce à l'open source. Un expert du choix des puces cloud, rencontré lors de mes recherches, a analysé le bilan financier d'un centre de données. Dans un serveur haute performance, les GPU et les CPU combinés peuvent représenter 50 % à 80 % du coût matériel. Tout effort pour réduire le coût total se concentre inévitablement sur la puce la plus chère. L'atout unique de RISC-V réside dans son caractère open source : x86 est une boîte noire fermée, Arm est un domaine privé contrôlé par un seul détenteur de licence, tandis que RISC-V restitue le jeu d'instructions, ce bien commun, à l'ensemble de l'industrie. Lorsqu'un fabricant n'a pas à payer de frais de licence et n'est pas étranglé par le jeu d'instructions lui-même, la structure des coûts de la chaîne d'approvisionnement des CPU a une chance d'être réécrite structurellement.

En Chine continentale, ces trois forces s'ajoutent à un élément propre, qui peut se résumer par "ligne directrice centrale, renforcement local". Le ministère de l'Industrie a émis cette année un projet spécial pour le développement de haute qualité lié aux centres de données RISC-V. Les politiques locales, les fonds et les scénarios d'application pour les technologies matérielles suivent également. Cette combinaison de forces descendantes et ascendantes n'existe ni en Europe ni aux États-Unis.

Le changement d'attitude est encore plus significatif. Il y a quelques années, un responsable de l'une des six grandes entreprises nationales de CPU avait raillé en face ceux qui travaillaient sur RISC-V, les qualifiant de "foule inorganisée". Aujourd'hui, ces six entreprises ont toutes passé les tests nationaux, et certaines sont prêtes à être les premières à essayer sérieusement de greffer leurs développements futurs sur RISC-V. Le passage de "foule inorganisée" à "premier à essayer" est le résultat du retournement de l'opinion publique par la technologie, les politiques et le marché ces deux dernières années.

Si l'adhésion européenne à RISC-V est principalement motivée par l'objectif de "souveraineté numérique", les forces motrices en Chine continentale proviennent de la superposition de quatre facteurs : sécurité de la chaîne d'approvisionnement, structure des coûts, souveraineté technologique et explosion des applications. C'est pourquoi les forums les plus animés sur RISC-V dans le monde, les entreprises de propriété intellectuelle les plus denses et la course la plus féroce vers la haute performance sont presque tous concentrés en Chine continentale.

Une phrase faisant consensus dans l'industrie est : RISC-V est le terrain de jeu de la Chine.

Le ticket d'entrée reste un ticket d'entrée

Pour quantifier les progrès de RISC-V dans le calcul haute performance, l'industrie a tacitement établi un seuil : un score SPEC par fréquence unitaire de 15 points.

Il faut expliquer ce seuil pour éviter toute mauvaise interprétation. SPEC CPU 2006 et 2017 sont des tests de référence de performance des processeurs utilisés depuis longtemps par l'industrie. Le score entier (SPECint) mesure la capacité du CPU en calcul entier générique. "Par fréquence unitaire" signifie que l'influence de la fréquence d'horloge est isolée, comparant uniquement l'efficacité de l'architecture elle-même. En d'autres termes, ces 15 points mesurent ce qu'un cœur peut accomplir par unité de temps sans dépendre d'une augmentation de la fréquence. Cela mesure le niveau de conception, pas les avantages technologiques.

Pourquoi 15 points ? Parce que c'est approximativement le niveau de base des architectures de CPU haute performance des camps x86 et Arm. En dessous de ce chiffre, un cœur RISC-V a du mal à prétendre être "sur la même ligne de départ que les architectures matures". En d'autres termes, 15 points n'est pas un plafond absolu, mais une ligne de qualification. La franchir signifie obtenir le droit de dialoguer avec le club de la haute performance ; ne pas la franchir signifie que tout récit de marché reste confiné à l'embarqué et au bas de gamme.

Un expert de l'architecture, profondément impliqué dans la conception de micro-architectures haute performance, a expliqué lors de mes recherches la signification industrielle de cette ligne de qualification. Le succès des séries Apple M et Arm Neoverse montre que pour percer sur un marché dominé pendant des décennies par une architecture mature comme x86, le seul atout est un meilleur rapport efficacité énergétique/performance. Il faut d'abord établir une performance unitaire solide, puis attendre que les technologies avancées matures permettent d'augmenter la fréquence. Cette voie s'applique également à RISC-V.

Alors, cette ligne a-t-elle été atteinte ? La réponse est oui : plusieurs équipes de Chine continentale l'ont atteinte, voire dépassée, les unes après les autres.

Du côté open source, les principaux cœurs RISC-V haute performance open source chinois ont atteint un score de 14,78 points sur un réseau Mesh huit cœurs réel, s'alignant ainsi pratiquement sur l'objectif public de 15 points.

Il est à noter que l'équipe a clarifié un préjugé de l'industrie concernant l'open source : open source ne signifie pas faible qualité. Ils souhaitent offrir à l'industrie une base open source réellement utilisable. La signification de cette base est que toute PME fabricant de puces peut accéder à la ligne de départ de la haute performance sans partir de zéro, ce que ni la boîte noire de x86 ni la licence unique d'Arm ne peuvent offrir.

Le marché des IP commerciales est encore plus florissant. Un consensus approximatif est qu'au moins cinq fabricants en Chine continentale ont réalisé ou déclaré avoir réalisé des cœurs RISC-V haute performance dépassant 15 points, certaines équipes atteignant même l'intervalle de 16 à 18 points, avec des fréquences d'horloge dépassant 3,4 GHz dans des scénarios typiques.

"Franchir le cap des 3 GHz, c'est vraiment entrer dans le domaine des processeurs haute performance", a déclaré un architecte sénior avec une certaine emphase lors de notre entretien.

Mais les scores ne sont qu'un ticket d'entrée. La véritable compétition se joue au-delà des scores.

D'un cœur à un système complet : une autre transition technique

Le changement le plus significatif pour RISC-V en Chine continentale cette année dernière a été le passage de l'attention d'un cœur unique à une transition globale vers le "sous-système de calcul".

Pour comprendre cela, il faut comprendre la réalité d'un CPU serveur. Ce n'est pas seulement une unité d'exécution de jeu d'instructions, mais un SoC complet regroupant des dizaines de cœurs, un cache partagé, un contrôleur mémoire, des canaux E/S, une île de sécurité, une unité de gestion de l'alimentation, ainsi que le réseau d'interconnexion sur puce qui organise le tout. Ce dernier est généralement appelé NoC, plus précisément NoC cohérent : il doit garantir que les dizaines, voire centaines de cœurs voient une vision cohérente de la mémoire. C'est le système nerveux central des systèmes massivement multicœurs.

Cette couche est cruciale. Intel, AMD, NVIDIA ont chacun leurs bus cohérents propriétaires ; Arm a sa série d'IP CMN ; Huawei Ascend a son HCCS. À l'échelle mondiale, le nombre d'entreprises capables de développer et de livrer commercialement une IP NoC cohérente est très limité, chacune nécessitant des décennies d'itérations. Sans un NoC cohérent performant, le cœur le plus puissant reste une île isolée.

Aujourd'hui, des fabricants RISC-V de Chine continentale ont déjà développé leurs propres réseaux sur puce cohérents commercialisés. Le consensus général est que c'est un signe clé de la transition de RISC-V chinois de "fabrication de cœurs" à "fabrication de systèmes". Un professionnel interrogé a déclaré qu'en Chine continentale, pas moins d'une dizaine d'entreprises tentent déjà d'atteindre le niveau des puces serveurs RISC-V, une densité inimaginable il y a quelques années.

Outre le NoC, il y a une longue liste d'indicateurs "qui n'ajoutent pas un point aux scores, mais déterminent si un serveur voudra l'installer". Le BMC (Baseboard Management Controller), l'IPMI (Intelligent Platform Management Interface), la prise en charge des médias virtuels, la stack complète RAS (Fiabilité, Disponibilité, Maintenabilité) sont les exigences les plus basiques pour l'exploitation d'un centre de données. Il y a aussi une conception très réaliste liée au rendement, appelée Partial Goods : lorsqu'un cœur, une partie du cache ou un canal DDR est défectueux dans une puce serveur de grande taille, la puce entière ne doit pas être mise au rebut ; elle doit pouvoir masquer la zone défectueuse et être livrée dans un état dégradé. Ce type de conception a un impact direct sur le rendement, et donc sur la rentabilité.

L'ambition la plus marquée se manifeste dans la livraison par un fabricant chinois d'un processeur serveur RISC-V à 40 cœurs entièrement basé sur sa propre IP. L'aspect le plus intéressant de ce processeur n'est pas son échelle, mais sa retenue : zéro instruction personnalisée, compatibilité à 100 % avec le standard RVA23. Cela reflète une loi industrielle souvent répétée : sur le marché des serveurs, la conformité vaut plus que l'originalité.

Qu'est-ce que RVA23 ? Pour faire simple : c'est le profil de processeur d'application (Application Processor Profile) défini en 2024 par la RISC-V International Foundation, qui fixe un ensemble d'extensions d'instructions de base comme un "contrat" unifié, incluant 58 extensions obligatoires et 23 facultatives. En théorie, tout processeur déclaré conforme à RVA23 peut exécuter le même logiciel binaire. Sa signification pour l'écosystème RISC-V est similaire à l'introduction d'Armv8-A par Arm : une étape clé du passage de la "multitude" à "une norme dialoguable".

Zéro personnalisation, alignement strict sur RVA23 signifie que cette puce a renoncé à la voie facile d'ajouter des instructions privées pour gonfler les scores, préférant miser sur la compatibilité logicielle à long terme. Le consensus général est que c'est l'ajustement d'attitude le plus pragmatique de la part du RISC-V chinois pour pénétrer le marché des serveurs ces dernières années.

Une autre série de données comparatives, au-delà des scores, illustre mieux la pente réelle de l'ascension de RISC-V. Pour des charges typiques comme le codage/décodage vidéo, les processeurs RISC-V haute performance chinois atteignent déjà 90 % des performances des produits x86 de même génération et 96 % de ceux basés sur Arm. En calcul cryptographique, ils atteignent même 1,88 fois la performance x86 et 1,67 fois celle d'Arm. Les opérateurs clés pour l'inférence de grands modèles approchent également 1,67 fois le niveau d'Arm. Derrière ces chiffres se cache un ensemble de livraisons logicielles et matérielles incluant le système d'exploitation, la chaîne d'outils et les bibliothèques de calcul, et non un simple morceau de silicium isolé.

Plus rassurant encore sont les puces déjà fabriquées et testées chez les clients. Un processeur RISC-V 64 bits chinois intégrant huit cœurs a été produit en masse avec une technologie de 12 nm. Deux semaines après le retour des puces de test, il a fait fonctionner l'interface graphique Ubuntu et toutes les applications de bureau principales. Ses scénarios d'application sont très concrets : ordinateurs tout-en-un de grands modèles en périphérie, clusters de compilation natifs RISC-V, ordinateurs portables, terminaux cloud et même l'automobile. De l'obtention d'un score au démarrage, puis à l'installation du système et enfin à l'exécution de tâches, chaque étape demande des efforts, mais chacune est progressivement franchie.

Le véritable adversaire n'est pas Arm, mais le fossé derrière Arm

Mais en arrivant à ce point, un autre fait doit être exposé : plus RISC-V s'élève, plus son adversaire inévitable devient clair. Ce n'est pas x86 ou Arm en tant que jeux d'instructions, mais le fossé qu'ils ont creusé pendant des décennies.

Ce fossé s'appelle écosystème. Et sa partie la plus profonde s'appelle CUDA.

Une experte chevronnée ayant longtemps travaillé chez NVIDIA a, lors de mes recherches, jeté une douche froide de lucidité sur ses pairs. Elle a déclaré que Jensen Huang lui-même ne considère pas NVIDIA comme une entreprise de puces. L'avantage réel des GPU aujourd'hui ne réside pas nécessairement dans la puissance de calcul unitaire, mais dans l'écosystème logiciel extrêmement puissant de CUDA. Des millions de développeurs CUDA dans le monde s'appuient sur des bibliothèques d'opérateurs, des chaînes d'outils de compilation, des débogueurs, des profileurs développés sur plus de dix ans, ainsi que sur des milliers d'articles et de manuels autour de CUDA. RISC-V doit relever ce défi.

Mais ce qui est intéressant, c'est que les points où Arm et x86 ne peuvent rien contre RISC-V sont précisément les points d'appui de la contre-offensive de RISC-V. Bao Yungang de l'Institut d'informatique de l'Académie chinoise des sciences a, lors d'un échange, décomposé l'opportunité de RISC-V pour l'IA en trois couches logiques, une analyse largement partagée lors de mes visites.

La première couche est la synergie. RISC-V est né d'un jeu d'instructions CPU ; y ajouter des extensions pour l'IA est naturel. Dans les années 80, les CPU ont ajouté des instructions en virgule flottante ; dans les années 90, des instructions multimédia (SIMD) ; toutes ont fini par être intégrées dans les conceptions CPU standard. L'intégration d'extensions IA dans les CPU n'est qu'une répétition de l'histoire. À l'ère de l'IA des agents, les charges de travail nécessitant des appels répétés et des décisions entre plusieurs modèles exigent une synergie plus étroite entre le CPU et l'accélérateur. C'est précisément le problème que des CPU comme Vera de NVIDIA, "conçus spécifiquement pour l'IA des agents", tentent de résoudre. Si RISC-V peut intégrer des instructions d'extension IA dans sa ligne de base CPU, il prendrait une longueur d'avance au niveau de la synergie.

La deuxième couche est la personnalisation. La diversité des scénarios d'inférence IA dépasse largement celle de l'entraînement : le cloud nécessite des grands modèles pleine puissance, la périphérie des versions distillées, et les terminaux une consommation d'énergie minimale. Les jeux d'instructions x86 et Arm sont des "ensembles complets" difficiles à réduire. La conception modulaire inhérente à RISC-V signifie que chaque fabricant peut sélectionner le sous-ensemble d'extensions dont il a besoin (M pour multiplication/division entière, A pour opérations atomiques, F pour virgule flottante simple précision, D pour double précision, V pour vecteur, etc.) pour créer des produits plus compacts et mieux adaptés.

La troisième couche, et la plus critique, est la stack logicielle. Actuellement, la plupart des entreprises chinoises de puces IA travaillent de manière verticale et isolée, leurs équipes logicielles comptant des centaines, voire des milliers de personnes, répétant le même travail. Selon des chiffres circulant dans l'industrie, dans une équipe de R&D de plus de 1 000 personnes chez un fabricant chinois majeur de GPU, seules 200 environ travaillent sur les puces, les 600 à 700 autres sur le logiciel. Si RISC-V parvient à unifier les standards au niveau des jeux d'instructions IA, les stacks logicielles, compilateurs et bibliothèques d'opérateurs pourraient être unifiés. Les fabricants de puces pourraient alors se concentrer sur l'architecture et la technologie, allégeant leur charge. C'est la voie qui pourrait vraiment rivaliser avec CUDA.

Quant à l'apparence future des puces IA, l'industrie propose deux visions. L'une, appelée "Baby RISC-V", consiste à intégrer une multitude de petits cœurs RISC-V simples dans l'accélérateur, chargés de planifier le flux de données et le choix des instructions, laissant toute la surface de silicium précieuse aux unités de calcul. Tenstorrent représente cette voie, et des équipes chinoises l'explorent également.

L'autre est "Big RISC-V", utilisant RISC-V comme cœur de contrôle principal haute performance pour la planification et les tâches lourdes. L'opinion générale est que les deux voies ne s'excluent pas mutuellement. À l'avenir, elles coexisteront probablement dans le même SoC. Quel que soit le dispositif physique, l'unité matricielle ou le moteur vectoriel sous-jacent, tous pourraient accéder à une interface de programmation logicielle unifiée via RISC-V. Cette interface est la racine d'un écosystème prospère.

Une vision plus audacieuse a été esquissée sous la forme d'une courbe d'évolution : de RISC-V + IA (couplage simple CPU + accélérateur), à IA + RISC-V (puissance de calcul IA dominante, RISC-V en contrôle auxiliaire), pour finalement arriver à RISC-V = IA (fusion profonde du jeu d'instructions et de la puissance de calcul IA, le CPU devenant la base du calcul IA). La validité de cette courbe dépendra des réalisations techniques des cinq à dix prochaines années, mais elle montre que l'espace d'imagination de RISC-V pour l'IA va bien au-delà de la simple "alternative à Arm".

Les vrais problèmes sont nombreux et difficiles

À ce stade, l'histoire semble complète. Mais une analyse sectorielle responsable doit exposer l'autre moitié : les vrais problèmes de RISC-V dans sa course au calcul haute performance sont nombreux, et tous sont difficiles.

Le premier vrai problème est l'incomplétude et la fragmentation de l'écosystème. Xu Qingwei, directeur senior des logiciels et de l'écosystème chez Blue Core Computing, a été très direct : le plus grand défi de RISC-V par rapport à x86 et Arm est son écosystème incomplet, ses normes incomplètes, sa fragmentation et la maturité insuffisante de ses logiciels. La racine de la fragmentation réside dans les instructions personnalisées : chaque fabricant veut se différencier avec ses propres extensions, ce qui finit par diviser l'écosystème logiciel en îlots isolés. Le processeur serveur mentionné précédemment, "zéro personnalisation, totalement RVA23", est essentiellement la réponse la plus pragmatique à ce vrai problème : privilégier la conformité à l'originalité.

Le deuxième vrai problème se cache dans la chaîne d'outils et la vérification. Le maillon EDA expose particulièrement les faiblesses du RISC-V chinois. Zhang Chunlin, directeur technique de Synopsys, a déclaré lors d'un événement industriel que l'industrie dispose d'ensembles de tests de compatibilité et de benchmarks très complets pour Arm, mais que RISC-V est loin derrière. De plus, les personnalisations apportées à l'open source par chaque entreprise impliquent un travail de vérification important. Une autre difficulté : RISC-V étant une architecture ouverte, toute modification de code peut avoir des effets inattendus. Personne ne veut attendre le retour des puces pour connaître le résultat, donc la vérification conjointe logicielle/matérielle doit être réalisée avant la fabrication.

À quel point la vérification est-elle difficile ? Des données publiques d'une équipe chinoise montrent que l'erreur initiale entre le simulateur et le RTL pour le score SPEC entier de leur cœur haute performance open source atteignait 12,4 %, et même 30,6 % pour le score en virgule flottante, indiquant une distorsion importante entre la simulation et la performance réelle. Beaucoup d'entreprises ont dû travailler dur pour affiner les calibrations et réduire ces erreurs à 1,8 % et 2,6 %. Ces chiffres reflètent le travail ingrat mais essentiel du développement de processeurs haute performance, une étape incontournable pour toute équipe visant les CPU serveurs.

Ensuite, il y a les deux montagnes incontournables que sont la performance monocœur et l'efficacité énergétique. Le consensus général est que les performances monocœur et du bus d'interconnexion sur puce des puces RISC-V chinoises actuelles sont encore en phase de rattrapage. Pour s'implanter durablement dans les centres de données, il reste beaucoup de chemin à parcourir. La compétition sur l'efficacité énergétique est plus subtile ; elle dépend de la technologie, de la gestion de l'alimentation et de la conception de circuit la plus basique, autant d'atouts que les camps x86 et Arm ont forgés pendant des décennies.

Lin Zhiming, président d'Andes Technology, a fait une analogie très parlante : les transistors d'autrefois étaient comme des lits à plat ; avec le FinFET, on est passé à des lits 3D ; à l'avenir, ce sera comme construire un gratte-ciel sur une puce, le but étant d'extraire plus de puissance de calcul dans un espace physique limité. Dans l'ère post-Moore, celui qui construira ce gratte-ciel plus haut et plus économe en énergie gagnera. Pour rivaliser en efficacité énergétique avec les architectures matures, RISC-V ne peut compter sur son jeu d'instructions, mais sur un travail artisanal de conception de circuits, en extrayant à la dure la fréquence et l'efficacité grâce à des chemins de données personnalisés.

Le plus réaliste est la question des technologies de fabrication et du temps. Les technologies chinoises de pointe ont effectivement des lacunes, mais c'est un état transitoire. Chaque fabricant de puces calcule le risque : commander une production aujourd'hui, puis voir les canaux se rétrécir demain, empêchant de récupérer les puces. Liu Yanan, directeur de la technologie des puces au département des produits cloud de China Mobile, a été très franc lors de mes recherches : l'avenir est radieux, la victoire est certaine, mais ce processus, surtout dans le domaine des centres de données, prendra plus de temps que prévu. Cette déclaration mérite d'être répétée, car elle représente la gestion d'attente la plus lucide de l'industrie concernant la montée en puissance de RISC-V.

La porte est ouverte, la route est longue

Revenons à la question initiale : avec NVIDIA frappant à la porte avec Vera, les CPU chinois auto-développés sont-ils condamnés à suivre Arm ?

Tous les indices pointent vers la même réponse : une autre piste existe, et son terrain de jeu principal est la Chine continentale. Le ticket d'entrée des 15 points a été obtenu par plusieurs fabricants chinois ; les indicateurs durs des centres de données comme le NoC cohérent, le RAS et le Partial Goods sont progressivement maîtrisés ; un CPU serveur avec zéro personnalisation et alignement strict sur RVA23 a été fabriqué, marquant la maturation de cette industrie selon les "règles des serveurs" ; des scénarios d'application réels comme l'automobile, les télécommunications et le transcodage vidéo valident déjà RISC-V avec des commandes concrètes.

Mais il faut aussi reconnaître qu'un produit phare rivalisant directement en performance globale avec x86 et Arm n'est pas encore apparu, et que le fossé de CUDA ne sera pas comblé en quelques années. Chaque pas de RISC-V vers le haut s'accompagne de vrais problèmes : fragmentation, lacunes EDA, efficacité énergétique monocœur, avantages technologiques, calcul confidentiel, etc. Aucun de ces problèmes ne peut être résolu du jour au lendemain par des slogans ou des politiques.

Briser le "triangle de l'impossible" n'est pas un slogan. Cela signifie que RISC-V doit concilier simultanément l'autonomie, le contrôle et la prospérité, chacune de ces choses nécessitant des décennies de travail. La situation actuelle est que la base de l'autonomie est posée, le contrôle est en cours de réalisation technique, et les prémices de la prospérité sont visibles. La porte est ouverte, mais derrière elle s'étend un chemin plus long que prévu.

En août, NVIDIA Vera entrera dans les systèmes de commande des clients chinois, au prix unitaire largement supérieur à 20 000 dollars. Combien de clients chinois l'adopteront, combien de temps son approvisionnement pourra être maintenu, et à quel moment le prochain resserrement des contrôles en fera-t-il un stock "à consommer avant épuisement" sont des préoccupations immédiates de l'industrie. RISC-V ne peut pas répondre à toutes ces demandes en août, et il n'a pas besoin de le faire. Sa mission n'est pas de résoudre le problème d'approvisionnement immédiat d'un CPU, mais de répondre à la question suivante : dans dix ans, lorsque la prochaine révolution de la puissance de calcul arrivera, les CPU chinois auto-développés devront-ils encore miser sur la table des autres ?

Ceux qu'on appelait autrefois "foule inorganisée" tiennent aujourd'hui un ticket d'entrée qu'ils ont patiemment constitué. Pourront-ils accomplir ensemble ce travail ingrat, étape par étape, et permettre à RISC-V d'avoir sa place à la table du calcul haute performance ? C'est la question la plus importante à poser et à repasser sur la piste des CPU chinois auto-développés au cours des cinq prochaines années.

Cet article provient du compte WeChat public : Daju Finance , auteur : Guanwang Finance, titre original : « NVIDIA fait pression avec ses CPU, la Chine riposte avec RISC-V – Plongée approfondie dans les semi-conducteurs - Quatrième partie »