Prix de USD.AI(CHIP)

Microsoft annonce avoir développé le nouveau puce quantique Majorana 2, où les qubits affichent une durée de cohérence moyenne record de 20 secondes, soit une fiabilité multipliée par 1000 par rapport à la génération précédente. Sur cette base, la société fixe un objectif ambitieux : construire un ordinateur quantique commercial viable d'ici 2029. Cette percée repose sur deux piliers. D'abord, la technologie des *qubits topologiques* utilisée par Microsoft, qui exploite les propriétés des quasi-particules de Majorana pour protéger l'information quantique des perturbations, offrant une stabilité intrinsèque supérieure. Ensuite, le rôle crucial joué par l'IA dite "agentique" de la plateforme Microsoft Discovery. Celle-ci a accéléré la recherche en optimisant les paramètres de fabrication, en analysant des données complexes et en résolvant des problèmes expérimentaux, réduisant considérablement le temps de développement. Si cet avancement est salué comme une étape majeure, des défis immenses persistent pour atteindre l'objectif de 2029. Le Majorana 2 ne contient que 12 qubits, alors qu'un ordinateur quantique universel et utile nécessitera probablement des millions de qubits. De plus, des questions pratiques subsistent : la durée de cohérence, bien que prolongée, sera-t-elle suffisante pour les algorithmes complexes ? Les coûts de compilation et la vérification des résultats posent également des problèmes non résolus. Microsoft, en misant sur la voie topologique qu'elle estime plus évolutive, se distingue de concurrents comme Google ou IBM qui privilégient les qubits supraconducteurs. La course à l'ordinateur quantique pratique s'intensifie donc, mais son issue et son calendrier précis restent incertains.

SemiAnalysis, via son laboratoire STEEL, a publié sa première analyse de démontage publique, ciblant le Kirin 9030 Pro de Huawei (fabriqué par SMIC en procédé N+3). Le rapport révèle que le pas métallique minimum (M0 pitch) du N+3 est de 32,5 nm, plus fin que celui de l'Intel 18A. Cependant, ceci est un indicateur isolé et la densité logique globale (113,4 MTr/mm²) est similaire au N6 de TSMC, mais obtenue à un coût bien supérieur en raison de l'utilisation d'une quadruple modélisation (SAQP) avec des DUV uniquement, sans EUV. Le Kirin 9030, de taille similaire à son prédécesseur, intègre plus de cœurs CPU/GPU/NPU et de cache grâce à la densité améliorée. Ses performances GPU rattrapent environ les flagships de 2022, mais le CPU, basé sur une architecture de type Cortex-X2 (2021), accuse un retard en IPC et en fréquence dû aux limitations du procédé de fabrication. Face à ces contraintes, Huawei mise sur une nouvelle voie : l'échelle Tau et le "LogicFolding" (pliage logique). Cette approche consiste à empiler verticalement des blocs logiques pour raccourcir les interconnexions, visant à atteindre 5 GHz et une densité équivalente élevée d'ici 2031. Bien que le calcul de densité pour la 3D diffère des méthodes traditionnelles, cette direction est stratégique. En conclusion, les contrôles à l'exportation n'ont pas arrêté les progrès sino-sémiconducteurs, mais en ont changé la trajectoire et le coût. SMIC prouve qu'une densité avancée est possible sans EUV, mais à un prix élevé. Pendant ce temps, Huawei innove en conception 3D et diversifie ses chaînes d'approvisionnement (mémoire CXMT), cherchant à rendre les puces nationales "suffisantes" pour des applications clés.

Qu'est-ce qui rend la conception des puces si difficile ? Dans une conférence, Shi Kan, chercheur à l'Institut de technologie informatique de l'Académie chinoise des sciences et créateur de contenu scientifique, l'explique en prenant l'exemple du célèbre bogue de la division en virgule flottante du processeur Pentium d'Intel dans les années 1990. Une simple erreur de calcul a contraint la société à dépenser 475 millions de dollars pour rappeler les puces défectueuses. Contrairement aux logiciels, les puces électroniques ne peuvent pas être corrigées après leur fabrication. Leur développement exige donc une parfaite fiabilité dès le premier essai, ce qui est rare : seulement 24 % des projets de puces réussissent du premier coup. La phase de vérification, cruciale pour détecter les erreurs de conception avant la production, est devenue le goulet d'étranglement. Elle peut représenter jusqu'à 70 % du cycle de conception, d'autant plus que la complexité des puces ne cesse de croître. Vérifier exhaustivement un cœur de processeur avec les technologies actuelles prendrait des millénaires. Face à ce défi, Shi Kan et son équipe se consacrent à la recherche sur la vérification des puces, un domaine exigeant et souvent négligé. Ils ont développé une plateforme de vérification agile nommée ENCORE, basée sur des FPGA (Field-Programmable Gate Arrays), pour améliorer radicalement l'efficacité et la capacité de débogage. Parallèlement à ses travaux académiques, Shi Kan s'engage dans la vulgarisation scientifique sur les puces via sa chaîne "老石谈芯". Il considère à la fois la recherche pointue sur la vérification et la diffusion des connaissances au grand public comme des tâches difficiles mais essentielles, qui méritent un engagement à long terme. Pour lui, la difficulté et la persévérance requises sont souvent le signe de la justesse d'une voie.

Le 15 juin, Li Auto a dévoilé en détail sa puce d'intelligence artificielle auto-développée, le Mahe M100, conçue pour sa nouvelle berline de luxe L9 Livis. Le CTO Xie Yan a souligné que l'objectif n'était pas seulement de créer une puce plus rapide, mais une puce fondamentalement différente dans son architecture, s'écartant de l'approche concurrente axée sur les TOPS. Dans un contexte où les constructeurs automobiles chinois (Nio, Xpeng, Huawei) développent leurs propres puces, Li Auto choisit de repenser l'architecture sous-jacente. Le Mahe M100 adopte une architecture à flux de données dynamiques, visant à réduire les goulots d'étranglement liés à la bande passante mémoire des architectures von Neumann classiques pour le traitement des grands modèles d'IA. Cela permettrait, selon Li Auto, une puissance de calcul effective triplée et une latence réduite de 40% par rapport à des solutions existantes pour ses propres algorithmes. L'architecture du M100, publiée et acceptée à l'ISCA 2026, est conçue pour être étroitement couplée avec les modèles d'IA de Li Auto, formant une chaîne d'innovation complète (puce, compilateur, OS, algorithmes, contrôleur de domaine) visant l'autonomie technologique et une optimisation poussée. Parallèlement, Li Auto a présenté sa vision de la "voiture à intelligence incarnée", redéfinissant le véhicule comme un assistant personnel intelligent. Pour soutenir cette vision, la marque s'est engagée à aligner son modèle de conduite autonome, Mahe VLA, avec Tesla FSD V14 d'ici le quatrième trimestre 2024, avec des mises à jour OTA progressives tout au long du second semestre. Cette stratégie technologique ambitieuse intervient alors que Li Auto fait face à des pressions financières et commerciales, avec un objectif de ventes de 550 000 unités pour 2026. L'efficacité de cette nouvelle approche, notamment la réussite de la puce M100 et les prochaines mises à jour logicielles, sera déterminante pour son avenir compétitif.

Dans la course mondiale à l'IA, les modules optiques, qui assurent la conversion et la transmission des données entre les GPU, sont des éléments clés. Leur composant essentiel, la puce DSP haute performance, est dominé par les entreprises américaines Marvell et Broadcom, détenant plus de 90% du marché des hauts débits (800G/1.6T). Les fabricants chinois de modules optiques, leaders mondiaux de l'assemblage (comme Zhongji Innolight et Eoptolink), dépendent de ces fournisseurs pour leurs exportations vers les géants de l'IA nord-américains. Cette dépendance crée une vulnérabilité, mais une interdiction totale est improbable à court terme. Marvell et Broadcom dépendent fortement du marché chinois (environ 56% des revenus pour la région) et de la chaîne d'approvisionnement locale pour l'assemblage et les composants optiques. De plus, les puces à semi-conducteurs comme les EML laser (domaine de Lumentum) présentent un risque moindre grâce à une concurrence plus diversifiée et des progrès plus rapides dans les substituts chinois. Pour atténuer les risques, l'industrie chinoise peut : à court terme, diversifier ses fournisseurs et ses marchés ; à moyen terme, promouvoir l'adoption à grande échelle de puces DSP et optiques nationales (Huawei Hisilicon, Innochips, etc.) sur le marché intérieur ; et à long terme, accélérer la R&D sur les DSP hauts débits et les nouvelles technologies comme la photonique sur silicium et l'OPC. La solution durable réside dans l'autonomisation de la chaîne d'approvisionnement en puces de haute technologie, en s'appuyant sur la force du marché intérieur et des capacités de fabrication.